• <ruby id="cbl4v"><dl id="cbl4v"></dl></ruby>

          • 收藏本站
            • 您好,
              涔板崠IC缃戞杩庢偍銆�
            • 請登錄
            • 免費注冊
            • 我的買賣
            • 新采購99
            • VIP會員服務(wù)
            • [北京]010-87982920
            • [深圳]0755-82701186
            • 網(wǎng)站導(dǎo)航
            發(fā)布緊急采購
            • IC現(xiàn)貨
            • IC急購
            • 電子元器件
            VIP會員服務(wù)
            • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄359299 > TMS320C6211GJCA120 (Texas Instruments, Inc.) FIXED-POINT DIGITAL SIGNAL PROCESSORS PDF資料下載
            參數(shù)資料
            型號: TMS320C6211GJCA120
            廠商: Texas Instruments, Inc.
            元件分類: 數(shù)字信號處理
            英文描述: FIXED-POINT DIGITAL SIGNAL PROCESSORS
            中文描述: 定點數(shù)字信號處理器
            文件頁數(shù): 103/123頁
            文件大?。?/td> 1205K
            代理商: TMS320C6211GJCA120
            第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當(dāng)前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
            www.ti.com
            TMS320F2808, TMS320F2806
            TMS320F2801, UCD9501
            Digital Signal Processors
            SPRS230F–OCTOBER 2003–REVISED SEPTEMBER 2005
            Table 6-32. SPI Master Mode External Timing (Clock Phase = 0)
            (1)(2)(3)(4)(5)
            NO.
            SPI WHEN (SPIBRR + 1) IS EVEN OR
            SPIBRR = 0 OR 2
            MIN
            4t
            c(LCO)
            0.5t
            c(SPC)M
            -10
            SPI WHEN (SPIBRR + 1) IS ODD
            AND SPIBRR > 3
            MIN
            5t
            c(LCO)
            0.5t
            c(SPC)M
            - 0.5t
            c(LCO)
            - 10
            UNIT
            MAX
            MAX
            1
            2
            t
            c(SPC)M
            t
            w(SPCH)M
            Cycle time, SPICLK
            Pulse duration, SPICLK high
            (clock polarity = 0)
            Pulse duration, SPICLK low
            (clock polarity = 1)
            Pulse duration, SPICLK low
            (clock polarity = 0)
            Pulse duration, SPICLK high
            (clock polarity = 1)
            Delay time, SPICLK high to SPISIMO
            valid (clock polarity = 0)
            Delay time, SPICLK low to SPISIMO
            valid (clock polarity = 1)
            Valid time, SPISIMO data valid after
            SPICLK low (clock polarity = 0)
            Valid time, SPISIMO data valid after
            SPICLK high (clock polarity = 1)
            Setup time, SPISOMI before SPICLK
            low (clock polarity = 0)
            Setup time, SPISOMI before SPICLK
            high (clock polarity = 1)
            Valid time, SPISOMI data valid after
            SPICLK low (clock polarity = 0)
            Valid time, SPISOMI data valid after
            SPICLK high (clock polarity = 1)
            128t
            c(LCO)
            0.5t
            c(SPC)M
            127t
            c(LCO)
            ns
            ns
            0.5t
            c(SPC)
            M - 0.5t
            c(LCO)
            t
            w(SPCL)M
            0.5t
            c(SPC)M
            - 10
            0.5t
            c(SPC)M
            0.5t
            c(SPC)M
            - 0.5t
            c(LCO)
            - 10
            0.5t
            c(SPC)M
            - 0.5t
            c(LCO)
            3
            t
            w(SPCL)M
            0.5t
            c(SPC)M
            - 10
            0.5
            tc(SPC)M
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            -10
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            ns
            t
            w(SPCH)M
            0.5
            tc(SPC)M
            - 10
            0.5t
            c(SPC)M
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            - 10
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            4
            t
            d(SPCH-SIMO)M
            10
            10
            ns
            t
            d(SPCL-SIMO)M
            10
            10
            5
            t
            v(SPCL-SIMO)M
            0.5t
            c(SPC)M
            -10
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            -10
            t
            v(SPCH-SIMO)M
            0.5t
            c(SPC)M
            -10
            0.5t
            c(SPC)M
            + 0.5t
            c(LCO)
            -10
            8
            t
            su(SOMI-SPCL)M
            35
            35
            ns
            t
            su(SOMI-SPCH)M
            35
            35
            ns
            9
            t
            v(SPCL-SOMI)M
            0.25t
            c(SPC)M
            -10
            0.5t
            c(SPC)M
            - 0.5t
            c(LCO)
            - 10
            t
            v(SPCH-SOMI)M
            0.25t
            c(SPC)M
            - 10
            0.5t
            c(SPC)M
            - 0.5t
            c(LCO)
            - 10
            ns
            (1)
            (2)
            (3)
            (4)
            The MASTER / SLAVE bit (SPICTL.2) is set and the CLOCK PHASE bit (SPICTL.3) is cleared.
            t
            c(SPC)
            = SPI clock cycle time = LSPCLK/4 or LSPCLK/(SPIBRR +1)
            t
            = LSPCLK cycle time
            Internal clock prescalers must be adjusted such that the SPI clock speed is limited to the following SPI clock rate:
            Master mode transmit 25-MHz MAX, master mode receive 12.5-MHz MAX
            Slave mode transmit 12.5-MAX, slave mode receive 12.5-MHz MAX.
            The active edge of the SPICLK signal referenced is controlled by the clock polarity bit (SPICCR.6).
            (5)
            Electrical Specifications
            103
            相關(guān)PDF資料
            PDF描述
            TMS320C6211GJCA100 FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJC167 FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJC150 FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJC120 FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJC100 FIXED-POINT DIGITAL SIGNAL PROCESSORS
            相關(guān)代理商/技術(shù)參數(shù)
            參數(shù)描述
            TMS320C6211GJCA150 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJCA167 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJL100 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJL120 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS
            TMS320C6211GJL150 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS
            發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

            采購需求

            (若只采購一條型號,填寫一行即可)

            發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

            發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

            *型號 *數(shù)量 廠商 批號 封裝
            添加更多采購

            我的聯(lián)系方式

            *
            *
            *
            • VIP會員服務(wù) |
            • 廣告服務(wù) |
            • 付款方式 |
            • 聯(lián)系我們 |
            • 招聘銷售 |
            • 免責(zé)條款 |
            • 網(wǎng)站地圖

            感谢您访问我们的网站,您可能还对以下资源感兴趣:

            两性色午夜免费视频

              <input id="vdcne"></input>

              <rt id="vdcne"></rt>
                • 鎴�
                • 閲囪喘
                • 鎼滅储
                • 浼氬憳