- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365829 > TMS320C6203B-300 Fixed-Point Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | TMS320C6203B-300 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Fixed-Point Digital Signal Processor |
| 中文描述： | 定點(diǎn)數(shù)字信號處理器 |
| 文件頁數(shù)： | 111/132頁 |
| 文件大?。?/td> | 1707K |
| 代理商： | TMS320C6203B-300 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
SPRS145G
–
JULY 2000
–
REVISED FEBRUARY 2002
111
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
internal ADC module timings
(see Figure 50)
MIN
33.3
MAX
UNIT
tc(AD)
Cycle time, ADC prescaled clock
l ti
l d l
LF240xA
LC240xA
25
ns
P l
Pulse d
conversion time
ti
t t l
l /h ld
d
For LF240xA
500
tw(SHC)
For LC2406A and LC2404A
375
ns
For LC2402A
425
tw(SH)
tw(C)
Pulse duration, sample and hold time
2tc(AD)
§
10tc(AD)
32tc(AD)
ns
Pulse duration, total conversion time
ns
td(SOC-SH)
Delay time, start of conversion to beginning
of sample and hold
2tc(CO)
ns
td(EOC)
Delay time, end of conversion to data loaded
into result register
2tc(CO)
ns
td(ADCINT)
The ADC timing diagram represents a typical conversion sequence. Refer to the ADC chapter in the
TMS320LF/LC240xA DSP Controllers
Reference Guide: System and Peripherals
(literature number SPRU357) for more details.
The total sample/hold and conversion time is determined by the summation of tw(SH), tw(C), and td(EOC).
§
Can be varied by ACQ Prescalar bits in the ADCCTRL1 register
Delay time, ADC flag to ADC interrupt
2tc(CO)
ns
0
3
2
4
5
1
tw(C)
6
7
8
tc(AD)
ADC Clock
Analog Input
Bit Converted
td(SOC
–
SH)
EOC/Convert
Internal Start/
Sample Hold
Start of Convert
XFR to RESULTn
tw(SHC)
á
ááááááááááááááááááááá
td(EOC)
9
tw(SH)
td(ADCINT)
ADC Interrupt
Figure 50. Analog-to-Digital Internal Module Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS320C6203BGLS250 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGLS300 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGLSA250 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGLSA300 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGNY250 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C6203BGLS250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGLS-3 | 制造商:Texas Instruments 功能描述:320C6203 384PIN BGA REV-2.X 250MHZ - Trays |
| TMS320C6203BGLS300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203BGLS-3H | 制造商:Texas Instruments 功能描述: |
| TMS320C6203BGLS-3X | 制造商:Texas Instruments 功能描述:320C6203 384PIN BGA REV-2.X 250MHZ - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。