- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384004 > TLC320AD81CDBT (Texas Instruments, Inc.) Stereo Audio Digital Equalizer DC PDF資料下載
參數(shù)資料
| 型號： | TLC320AD81CDBT |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Stereo Audio Digital Equalizer DC |
| 中文描述： | 立體聲音頻數(shù)字均衡器直流 |
| 文件頁數(shù)： | 15/47頁 |
| 文件大?。?/td> | 185K |
| 代理商： | TLC320AD81CDBT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
2–3
2.6
Left-Justified Serial Format
MSB
MSB
MSB
MSB
LSB
LSB
Left Channel
Right Channel
SDIN
SCLK
SDOUT
LRCLK = fs
LSB
LSB
Figure 2–2. Left-Justified Serial Format
2.6.1
Protocol
LRCLK = Sampling frequency (f
s
)
Left channel is transmitted when LRCLK is high
1.
2.
3.
The SDIN1 data is justified to the leading edge of the LRCLK
4.
Serial data is sampled on the rising edge of SCLK
5.
Serial data is transmitted on the falling edge of SCLK
6.
SCLK = 32 LRCLK (32 f
s
SCLK is only supported for 16 bit data) or 64 LRCLK
In this mode, LRCLK does not have to be a 50% duty cycle clock. The number of bits used in the
interface sets the minimum duty cycle. There must be enough SCLK pulses to shift all of the data.
7.
2.6.2
Implementation
LRCLK and SCLK are both inputs
1.
2.6.3
See Figure 4–1 for I
2
S timing.
Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TLC320AD81C | Stereo Audio Digital Equalizer DC |
| TLC339CDB | LinCMOSE MICROPOWER QUAD COMPARATORS |
| TLC339CDBR | LinCMOSE MICROPOWER QUAD COMPARATORS |
| TLC34058-110M | 256 ?24 COLOR PALETTE |
| TLC354MD | LinCMOSE QUADRUPLE DIFFERENTIAL COMPARATORS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TLC320AD90 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Stereo Audio Codec |
| TLC320AD91 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Stereo Audio Codec |
| TLC320AD91CPT | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TLC320V320CFN | 制造商:Texas Instruments 功能描述: |
| TLC320V320CFNR | 制造商:Texas Instruments 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。