- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9589 > SL28647BLC (Silicon Laboratories Inc)IC CLOCK CK505 DIFF PAIR 72QFN PDF資料下載
參數(shù)資料
| 型號： | SL28647BLC |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 2/27頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 DIFF PAIR 72QFN |
| 標準包裝： | 240 |
| 類型： | 時鐘/頻率發(fā)生器，多路復用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服務器 |
| 輸入： | 晶體 |
| 輸出： | HCSL，LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:22 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 400MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應商設備封裝： | * |
| 包裝： | * |
第1頁當前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
SL28647
.....................Document #: 001-05103 Rev *B Page 10 of 27
0
HW
PWRGOOD
Power on reset status bit
0 = All of the below conditions are not meet
1 = Valid voltage levels exist on VDD_SRC/CPU, VDD_REF, VDDA,
VDD_48, VDD_PCI and CKPWRGD is asserted and external crystal is
detected.
Byte 12 Control Register 12
Bit
@Pup
Name
Description
Byte 13 Control Register 13
Bit
@Pup
Name
Description
7
0
CLKREQ#9
CLKREQ#9 Input Enable
0 = Disabled, 1 = Enabled
6
0
CLKREQ#8
CLKREQ#8 Input Enable
0 = Disabled, 1 = Enabled
5
0
CLKREQ#7
CLKREQ#7 Input Enable
0 = Disabled, 1 = Enabled
4
0
CLKREQ#6
CLKREQ#6 Input Enable
0 = Disabled, 1 = Enabled
3
0
CLKREQ#5
CLKREQ#5 Input Enable
0 = Disabled, 1 = Enabled
2
0
CLKREQ#4
CLKREQ#4 Input Enable
0 = Disabled, 1 = Enabled
1
0
CLKREQ#3
CLKREQ#3 Input Enable
0 = Disabled, 1 = Enabled
0
CLKREQ#2
CLKREQ#2 Input Enable
0 = Disabled, 1 = Enabled
Byte 14 Control Register 14
Bit
@Pup
Name
Description
7
0
CLKREQ#1
CLKREQ#1 Input Enable
0 = Disabled, 1 = Enabled
6
1
LCD _96/100M Clock
Speed
LCD 96_100M Clock Speed
0 = 96 MHz, 1 = 100 MHz
5
1
27M_SS Bit 0
27M SS Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
4
1
27M_non-SS Bit 0
27M non-SS Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
3
1
PCI4 Bit 0
PCI4 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
2
1
PCI3 Bit 0
PCI3 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
1
PCI2 Bit 0
PCI2 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
0
1
PCI1 Bit 0
PCI1Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = Highh
Byte 15 Control Register 15
Bit
@Pup
Name
Description
7
HW
TME_STRAP
Trusted mode enable strap status,
0 = Normal
1 = No overclocking (default)
6
1
RESERVED
5
1
RESERVED
相關PDF資料 |
PDF描述 |
|---|---|
| CY28547LFXC | IC CLOCK CK505/410M INTEL 72QFN |
| ISL8488EIB-T | IC TXRX RS485/422 5V ESD 8-SOIC |
| CY2SSTV857ZXC-27 | IC CLK DDR266/333BUF1:10 48TSSOP |
| VI-B1P-IU | CONVERTER MOD DC/DC 13.8V 200W |
| ISL8488EIB | IC TXRX RS485/422 5V ESD 8-SOIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SL28647BLCT | 功能描述:時鐘發(fā)生器及支持產品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28647CLC | 功能描述:時鐘發(fā)生器及支持產品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28647CLCT | 功能描述:時鐘發(fā)生器及支持產品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28748ELC | 功能描述:時鐘發(fā)生器及支持產品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28748ELCT | 功能描述:時鐘發(fā)生器及支持產品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。