參數(shù)資料
型號： SI5368B-C-GQ
廠商： Silicon Laboratories Inc
文件頁數(shù)： 31/92頁
文件大小： 0K
描述： IC CLK MULTIPLIER ATTEN 100TQFP
標準包裝： 90
系列： DSPLL®
類型： 時鐘放大器，振動衰減器
PLL： 是
輸入： 時鐘
輸出： CML，CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 4:5
差分 - 輸入:輸出： 是/是
頻率 - 最大： 808MHz
除法器/乘法器： 無/是
電源電壓： 1.71 V ~ 3.63 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP
供應商設備封裝： 100-TQFP（14x14）
包裝： 托盤
Si5368
Rev. 1.0
37
Reset value = 1000 1000
Register 12.
Bit
D7D6D5D4D3D2D1
D0
Name
FPW_
VALID
FSYNC_
ALIGN_
REG
FSYNC_
ALIGN_
MODE
FSYNC_
SWTCH_
REG
FSKEW_
VALID
FSYNC_
SKEW
[16:16]
FSYNC_PW [9:8]
Type
R/W
Bit
Name
Function
7
FPW_VALID
FPW_VALID.
When in frame sync mode (CK_CONFIG_REG=1), before writing either a new
FSYNC_PW[9:0] or NC5_LS [19:0] value, this bit must be set to zero. This causes the
existing FSYNC_PW [9:0] or NC5_LS[19:0] value to be held by the internal state
machine for use while the new values are written. Once the new FSYNC_PW [9:0] or
NC5_LS [19:0] values are completely written, set FPW_VALID = 1 to enable their use.
0: Memorize existing FSYNC_PW[9:0] and NC5_LS [19:0] values and ignore
intermediate register values during write of new FSYNC_PW [9:0] and NC5_LS [19:0]
values.
1: Use FSYNC_PW[9:0] value directly from registers
6
FSYNC_
ALIGN_REG
FSYNC_ALIGN_REG.
If FSYNC_ALIGN_PIN=0, this bit controls realignment of FSYNCOUT to the active sync
input (CKIN_3 or CKIN_4). If FSYNC_ALIGN_PIN=1, the FSYNC_ALIGN pin controls
this function.
0: No realignment
1: Active
5
FSYNC_
ALIGN_
MODE
FSYNC_ALIGN_MODE.
This bit must be set to 1 when in frame sync mode (when CK_CONFIG_REG = 1).
4
FSYNC_
SWTCH_REG
FSYNC_SWTCH_REG.
Enables or disables the use of the CKIN3 and CKIN4 loss-of-signal indicators as inputs to
the automatic clock selection state machine for the clock configuration mode supporting
frame sync switching (CK_CONFIG=1 or CK_CONFIG_REG=1).
0: CKIN3 and CKIN4 status not used in clock selection
1: CKIN3 and CKIN4 status used in clock selection
3
FSKEW_
VALID
FSKEW_VALID.
Before writing a new FSYNC_SKEW[16:0] value, this bit must be set to zero, which
causes the existing FSYNC_SKEW[16:0] value to be held internally by the skew
alignment state machine for use while the new value is being written. Once the new
FSYNC_SKEW[16:0] is completely written, set FSKEW_VALID=1 to enable its use.
0: Memorize existing FSYNC_SKEW[16:0] value and ignore intermediate register values
during write of new FSYNC_SKEW value.
1: Use FSYNC_SKEW[[16:0] value directly from registers.
相關PDF資料
PDF描述
VE-B5T-MY-F4 CONVERTER MOD DC/DC 6.5V 50W
MS3456L32-7PW CONN PLUG 35POS STRAIGHT W/PINS
MS3456L32-7P CONN PLUG 35POS STRAIGHT W/PINS
VE-JV3-MZ-F2 CONVERTER MOD DC/DC 24V 25W
VE-JV3-MZ-F1 CONVERTER MOD DC/DC 24V 25W
相關代理商/技術參數(shù)
參數(shù)描述
SI5368B-C-GQR 功能描述:時鐘合成器/抖動清除器 Precision Clk Xplier Jitter Attn 4In/5Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
Si5368C-B-GQ 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
SI5368C-B-GQR 制造商:Silicon Laboratories Inc 功能描述:
Si5368C-C-GQ 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
SI5368C-C-GQR 功能描述:時鐘合成器/抖動清除器 Precision Clk Xplier Jitter Attn 4In/5Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*