- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8975 > SI5367C-C-GQR (Silicon Laboratories Inc)IC CLOCK MULTIPLIER PROG 100TQFP PDF資料下載
參數(shù)資料
| 型號： | SI5367C-C-GQR |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 18/80頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK MULTIPLIER PROG 100TQFP |
| 標準包裝： | 250 |
| 系列： | DSPLL® |
| 類型： | 時鐘乘法器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 4:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 346MHz |
| 除法器/乘法器： | 無/是 |
| 電源電壓： | 1.71 V ~ 2.75 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
Si5367
Rev. 0.5
25
Reset value = 0010 1100
Register 6.
Bit
D7D6D5D4D3D2D1
D0
Name
SFOUT4_REG [2:0]
SFOUT3_REG [2:0]
Type
RR
R/W
Bit
Name
Function
7:6
Reserved
5:3
SFOUT4_REG [2:0] SFOUT4_REG [2:0].
Controls output signal format and disable for CKOUT4 output buffer. The LVPECL
and CMOS output formats draw more current than either LVDS or CML; however,
there are restrictions in the allowed output format pin settings so that the maximum
power dissipation for the TQFP devices is limited when they are operated at 3.3 V.
When there are four enabled LVPECL or CMOS outputs, the fifth output must be
disabled. When there are five enabled outputs, there can be no more than three
outputs that are either LVPECL or CMOS.
000: Reserved
001: Disable
010: CMOS (Bypass mode not supported.)
011: Low swing LVDS
100: Reserved
101: LVPECL
110: CML
111: LVDS
2:0
SFOUT3_REG [2:0] SFOUT3_REG [2:0].
Controls output signal format and disable for CKOUT3 output buffer. The LVPECL
and CMOS output formats draw more current than either LVDS or CML; however,
there are restrictions in the allowed output format pin settings so that the maximum
power dissipation for the TQFP devices is limited when they are operated at 3.3 V.
When there are four enabled LVPECL or CMOS outputs, the fifth output must be
disabled. When there are five enabled outputs, there can be no more than three
outputs that are either LVPECL or CMOS.
000: Reserved
001: Disable
010: CMOS (Bypass mode not supported.)
011: Low swing LVDS
100: Reserved
101: LVPECL
110: CML
111: LVDS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-2NB-MW-F2 | CONVERTER MOD DC/DC 95V 100W |
| VI-B0X-MY-F4 | CONVERTER MOD DC/DC 5.2V 50W |
| VI-BTV-MY-F1 | CONVERTER MOD DC/DC 5.8V 50W |
| VE-J4D-MZ-F3 | CONVERTER MOD DC/DC 85V 25W |
| VE-B4Z-MU-F2 | CONVERTER MOD DC/DC 2V 80W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5367-EVB | 制造商:Silicon Laboratories Inc 功能描述: |
| SI5368 | 制造商:SILABS 制造商全稱:SILABS 功能描述:ANY-RATE PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR |
| Si5368A-B-GQ | 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5368A-B-GQR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5368A-C-GQ | 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。