- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2016 > SI5013-D-GM (Silicon Laboratories Inc)IC CLOCK/DATA RECOVERY 28MLP PDF資料下載
參數(shù)資料
| 型號： | SI5013-D-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 11/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 28MLP |
| 標準包裝： | 60 |
| 系列： | DSPLL® |
| 類型： | 時鐘和數(shù)據(jù)恢復（CDR） |
| PLL： | 是 |
| 主要目的： | SONET/SDH，ATM 應用 |
| 輸入： | 時鐘 |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 675MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-VFQFN 裸露焊盤 |
| 供應商設備封裝： | 28-MLP-EP（5x5） |
| 包裝： | 管件 |
| 其它名稱： | 336-1277 |
Si5013
Rev. 1.6
19
5. Pin Descriptions: Si5013
Figure 15. Si5013 Pin Configuration
Table 8. Si5013 Pin Descriptions
Pin #
Pin Name
I/O
Signal Level
Description
1
RATESEL
I
LVTTL
Data Rate Select.
This pin configures the onboard PLL for clock and
data recovery at one of two user selectable data
rates. See Table 7 for configuration settings.
Notes:
1. This input has a weak internal pullup.
2. After any change in RATESEL, the device must be
reset.
3LOS_LVL
I
LOS Level Control.
The LOS threshold is set by the input voltage level
applied to this pin. Figure 6 on page 13 shows the
input setting to output threshold mapping.
LOS is disabled when the voltage applied is less
than 1 V.
4
SLICE_LVL
I
Slicing Level Control.
The slicing threshold level is set by applying a volt-
age to this pin as described in the Slicing Level sec-
tion of the data sheet. If this pin is tied to GND,
slicing level adjustment is disabled, and the slicing
level is set to the midpoint of the differential input
signal on DIN. Slicing level becomes active when
the voltage applied to the pin is greater than
500 mV.
GND
Pad
1
2
3
4
5
GND
LOS_LVL
REFCLK+
RATESEL
SLICE_LVL
6
7
LOL
REFCLK–
21
20
19
18
17
REXT
RESET/CAL
DOUT+
VDD
16
15
TDI
DOUT–
8
9
10 11 12
LO
S
DS
QLC
H
DI
N+
LTR
VD
D
13 14
VD
D
DI
N–
28 27 26 25 24
B
E
R
_A
LM
BER
_
L
VL
CL
KD
SBL
NC
VDD
23 22
CL
KO
UT
–
CL
KO
UT
+
相關PDF資料 |
PDF描述 |
|---|---|
| SI5017-D-GM | IC CLOCK/DATA RECOVERY 28MLP |
| SI5018-B-GM | IC CLOCK/DATA RECOVERY 20-QFN |
| SI5020-B-GM | IC CLK DATA REC SONET/SDH 20-QFN |
| SI5023-D-GM | IC CLOCK/DATA RECVRY W/AMP 28MLP |
| SI52142-A01AGM | IC CLK GENERATOR 200MHZ 24QFN |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SI5013-D-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 OC-3/12 STM-1/4 Sonet/SDH CDR RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5013-EVB | 功能描述:時鐘和定時器開發(fā)工具 SNT/SDH OC3/12 STM1/ w/limit amp 3.3V RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5013-X-GM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:OC-12/3, STM-4/1 SONET/SDH CDR IC WITH LIMITING AMPLIFIER |
| SI-50141-F | 功能描述:CONN MAGJACK 1PT 10/100BTX G/Y RoHS:是 類別:連接器，互連式 >> 模塊 - 帶磁性元件的插座 系列:MagJack® ST SI-50000 標準包裝:63 系列:Mag45 連接器類型:RJ45 端口數(shù):1 行數(shù):1 安裝類型:面板安裝，通孔，直角 速度:10/100 Base-T 板上方高度:0.555"（14.10mm） LED 顏色:綠 - 綠 每一插座芯體的數(shù)目:5 屏蔽:屏蔽 翼片方向:上 特點:板鎖 包裝:托盤 |
| SI-50142 | 制造商:BEL 制造商全稱:Bel Fuse Inc. 功能描述:SI-50142 |
發(fā)布緊急采購，3分鐘左右您將得到回復。