- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365451 > S71WS512NA0BAIZZ0 (Spansion Inc.) Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt PDF資料下載
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁當(dāng)前第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁
114
128Mb pSRAM
S71WS512NE0BFWZZ_00_A1 June 28, 2004
P r e l i m i n a r y
AC CHARACTERISTICS (Continued)
SYNCHRONOUS WRITE OPERATION (BURST MODE)
Notes
*1: Defined from the valid input edge to the High to Low transition of either ADV#, CE#1, or WE#, whichever
occurs last. And once they are determined, they must not be changed until the end of burst.
*2: The output load 50pF with 50ohm termination to V
DDQ
*0.5 V.
*3: Defined from the valid clock edge where last data-in being latched at the end of burst write to the High to
Low transition of either ADV# or CE#1 whichever occurs late for the next access.
*4: Defined from the Low to High transition of CE#1 to the High to Low transition of either ADV# or CE#1
whichever occurs late for the next access.
Parameter
Symbol
Value
Unit
Notes
Min.
Max.
Burst Write Cycle Time
t
WCB
—
8000
ns
Data Setup Time to Clock
t
DSCK
5
—
ns
Data Hold Time from CLK
t
DHCK
3
—
ns
WE# Low Setup Time to 1st Data In
t
WLD
30
—
ns
UB#, LB# Setup Time for Write
t
BS
–5
—
ns
*1
WE# Setup Time to CLK
t
WSCK
5
—
ns
WE# Hold Time from CLK
t
CKWH
5
—
ns
CE#1 Low to WAIT# High
t
CLTH
5
20
ns
*2
WE# Low to WAIT# High
t
WLTH
0
20
ns
*2
CE#1 High to WAIT# High-Z
t
CHTZ
—
20
ns
*2
WE# High to WAIT# High-Z
t
WHTZ
—
20
ns
*2
Burst End CE#1 Low Hold Time from CLK
t
CKCLH
5
—
ns
Burst End CE#1 High Setup Time to next CLK
t
CHCK
5
—
ns
Burst End UB#, LB# Hold Time from CLK
t
CKBH
5
—
ns
Burst Write Recovery Time
t
WRB
26
ns
*3
Burst Terminate Recovery
Time
BL=8,16
t
TRB
26
—
ns
*4
BL=Continuous
t
TRB
70
—
ns
*4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S71WS512NA0BAIZZ2 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAIZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ0 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ2 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S71WS512NA0BAIZZ2 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAIZZ3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ2 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAWZZ3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。