- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3C9658XX-DK 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP20 PDF資料下載
參數(shù)資料
| 型號： | S3C9658XX-DK |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP20 |
| 封裝： | 0.300 INCH, DIP-20 |
| 文件頁數(shù)： | 49/206頁 |
| 文件大?。?/td> | 869K |
| 代理商： | S3C9658XX-DK |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁
UNIVERSAL SERIAL BUS
S3C9654/C9658/P9658
11-10
INTERRUPT ENDPOINT STATUS REGISTER (EP1CSR)
EP1CSR is the control register for Endpoint 1, Interrupt Endpoint. This register is located at address F2H and is
read/write addressable.
Bit7
CLR_DATA_TOGGLE: MCU writes “1” to this bit to clear the data toggle sequence bit. When the MCU
writes a 1 to this register, the data toggle bit is initialized to DATA0.
Bit6–3 MAXP: These bits indicate the maximum packet size for IN endpoint, and needs to be updated by MCU
before it sets IN_PKT_RDY. Once set, the contents are valid till MCU re-writes them.
Bit2
FLUSH_FIFO: When MCU writes “1” to this register, the FIFO is flushed, and IN_PKT_RDY cleared.
The MCU should wait for IN_PKT_RDY to be cleared for the flush to take place.
Bit1
FORCE_STALL: MCU writes “1” to this register to issue a STALL Handshake to USB. MCU clears this
bit, to end the STALL condition.
Bit0
IN_PKT_RDY: MCU sets this bit, after writing a packet of data into Endpoint 1 FIFO. USB clears this bit,
bit, so MCU can load the next packet.
.7
.6
.5
.4
.3
.2
.1
.0
LSB
MSB
Control Endpoint Status Register (EP1CSR)
F2H, R/W
CLEAR_DATA_TOGGLE
FLUSH_FIFO
FORCE_STALL
IN_PKT_RDY
MAXP
Figure 11-8. Interrupt Endpoint Status Register (EP1CSR)
CONTROL ENDPOINT BYTE COUNT REGISTER (EP0BCNT)
EP0BCNT register has the number of valid bytes in Endpoint 0 FIFO. It is located at address F3H read only
addressable. Once the MCU receives a OUT_PKT_RDY (Bit0 of EP0CSR) for Endpoint 0, then it can read this
register to find out the number of bytes to be read from Endpoint 0 FIFO.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S3C9658XX-SH | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO16 |
| S3C9658XX-SI | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO18 |
| S3C9654XX-DI | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP18 |
| S3P9658-SI | 8-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO18 |
| S3C9654XX-DH | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP16 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S3C9688 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-bit single-chip CMOS microcontrollers |
| S3CB | 制造商:DIOTECH 制造商全稱:DIOTECH 功能描述:SURFACE MOUNT GENERAL RECTIFIER |
| S3CB018 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:The S3CB018/FB018 single-chip CMOS microcontroller |
| S3CB205 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3CB205/FB205 |
| S3CB519 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-Bit CMOS Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。