參數(shù)資料
型號: R5F5630ACDFB
元件分類: 微控制器/微處理器
英文描述: 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144
封裝: 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144
文件頁數(shù): 22/337頁
文件大?。?/td> 14635K
代理商: R5F5630ACDFB
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁
R01UH0040EJ0100 Rev.1.00
Page 118 of 1657
Sep 8, 2011
RX630 Group
2. CPU
Note 1. Writing 0 to the bit clears it. Writing 1 to the bit does not affect its value.
Note 2. Positive denormalized numbers are treated as +0, negative denormalized numbers as –0.
Note 3. When the EV bit is set to 0, the FV flag is enabled.
Note 4. When the EO bit is set to 0, the FO flag is enabled.
Note 5. When the EZ bit is set to 0, the FZ flag is enabled.
Note 6. When the EU bit is set to 0, the FU flag is enabled.
Note 7. When the EX bit is set to 0, the FX flag is enabled.
Note 8. Once the bit has been set to 1, this value is retained until it is cleared to 0 by software.
The floating-point status word (FPSW) indicates the results of floating-point operations.
When an exception handling enable bit (Ej) enables the exception handling (Ej = 1), the exception cause can be identified
by checking the corresponding Cj flag in the exception handling routine. If the exception handling is masked (Ej = 0), the
occurrence of exception can be checked by reading the Fj flag at the end of a series of processing. Once the Fj flag has
been set to 1, this value is retained until it is cleared to 0 by software (j = X, U, Z, O, or V).
RM[1:0] Bits (Floating-Point Rounding-Mode Setting)
These bits specify the floating-point rounding-mode.
Explanation of Floating-Point Rounding Modes
Rounding towards the nearest value (the default behavior): An inexact result is rounded to the available value that is
closest to the result which would be obtained with an infinite number of digits. If two available values are equally
close, rounding is to the even alternative.
Rounding towards 0: An inexact result is rounded to the smallest available absolute value, i.e. in the direction of
zero (simple truncation).
Rounding towards +: An inexact result is rounded to the nearest available value in the direction of positive
infinity.
Rounding towards –: An inexact result is rounded to the nearest available value in the direction of negative
infinity.
b9
Reserved
This bit is read as 0. The write value should be 0.
R/W
b10
Invalid Operation Exception Enable
0: Invalid operation exception is masked.
1: Invalid operation exception is enabled.
R/W
b11
Overflow Exception Enable
0: Overflow exception is masked.
1: Overflow exception is enabled.
R/W
b12
Division-by-Zero Exception Enable
0: Division-by-zero exception is masked.
1: Division-by-zero exception is enabled.
R/W
b13
Underflow Exception Enable
0: Underflow exception is masked.
1: Underflow exception is enabled.
R/W
b14
Inexact Exception Enable
0: Inexact exception is masked.
1: Inexact exception is enabled.
R/W
b25 to b15
Reserved
These bits are read as 0. The write value should be 0.
R/W
b26
Invalid Operation Flag
0: No invalid operation has been encountered.
1: Invalid operation has been encountered.*8
R/W
b27
Overflow Flag
0: No overflow has occurred.
1: Overflow has occurred.*8
R/W
b28
Division-by-Zero Flag
0: No division-by-zero has occurred.
1: Division-by-zero has occurred.*8
R/W
b29
Underflow Flag
0: No underflow has occurred.
1: Underflow has occurred.*8
R/W
b30
Inexact Flag
0: No inexact exception has been generated.
1: Inexact exception has been generated.*8
R/W
b31
Floating-Point Error Summary Flag
This bit reflects the logical OR of the FU, FZ, FO, and FV
flags.
R
Bit
Symbol
Bit Name
Description
R/W
相關(guān)PDF資料
PDF描述
R5F5630BDDFB 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144
R5F5630DCDFC 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP176
R5F61634N50FPV 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP120
R5F61642N50FPV 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP144
R5F61648N50FPV 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP144
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
R5F5630ACDFC 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs
R5F5630ACDFP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs
R5F5630ACDFP#V0 制造商:Renesas Electronics Corporation 功能描述:MCU2 RX600 RX630-090 F630 - Trays
R5F5630ACDLC 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs
R5F5630ACDLC#U0 制造商:Renesas Electronics Corporation 功能描述:RX630 768KB/96KB LGA177 100MHZ - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 768KB FLASH 177LGA