- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69313 > R5F56307CDLA 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PBGA100 PDF資料下載
參數(shù)資料
| 型號： | R5F56307CDLA |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PBGA100 |
| 封裝： | 5.50 X 5.50 MM, 0.50 MM PITCH, PLASTIC, TFLGA-100 |
| 文件頁數(shù)： | 59/337頁 |
| 文件大?。?/td> | 14635K |
| 代理商： | R5F56307CDLA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當(dāng)前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁
R01UH0040EJ0100 Rev.1.00
Page 151 of 1657
Sep 8, 2011
RX630 Group
5. I/O Registers
Longword-size I/O registers
MOV.L #SFR_ADDR, R1
MOV.L #SFR_DATA, [R1]
CMP
[R1].L, R1
;; Next process
If multiple registers are written to and a subsequent instruction should be executed after the write operations are entirely
completed, only read the I/O register that was last written to and execute the operation using the value; it is not necessary
to read or execute operation for all the registers that were written to.
(3)
Number of Access Cycles to I/O Registers
For the number of I/O register access cycles, refer to Table 5.1, List of I/O Registers (Address Order).
The number of access cycles to I/O registers is obtained by following equation.*1
Number of access cycles to I/O registers = Number of bus cycles for internal main bus 1 +
Number of divided clock synchronization cycles +
Number of bus cycles for internal peripheral bus 1 to 6
The number of bus cycles of internal peripheral bus 1 to 6 differs according to the register to be accessed.
When peripheral functions connected to internal peripheral bus 2 to 6 or registers for the external bus control unit (except
for bus error related registers) are accessed, the number of divided clock synchronization cycles is added.
The number of divided clock synchronization cycles differs depending on the frequency ratio between ICLK and PCLK
(or FCLK, BCLK) or bus access timing.
In the peripheral function unit, when the frequency ratio of ICLK is equal to or greater than that of PCLK (or FCLK), the
sum of the number of bus cycles for internal main bus 1 and the number of the divided clock synchronization cycles will
be one cycle of PCLK (or FCLK) at a maximum. Therefore, one PCLK (or FCLK) has been added to the number of
access states shown in Table 5.1.
When the frequency ratio of ICLK is lower than that of PCLK (or FCLK), the subsequent bus access is started from the
ICLK cycle following the completion of the access to the peripheral functions. Therefore, the access cycles are described
on an ICLK basis.
In the external bus control unit, the sum of the number of bus cycles for internal main bus 1 and the number of divided
clock synchronization cycles will be one cycle of BCLK at a maximum. Therefore, one BCLK is added to the number of
access cycles shown in Table 5.1.
Note 1.
This applies to the number of cycles when the access from the CPU does not conflict with the instruction
fetching to the external memory or bus access from the different bus master (DMAC or DTC).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| R5F56307DDLA | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PBGA100 |
| R5F5630ACDFB | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144 |
| R5F5630BDDFB | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144 |
| R5F5630DCDFC | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP176 |
| R5F61634N50FPV | 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP120 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| R5F56307DDFN | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F56307DDFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F56307DDFP#V0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 384KB/64KB CAN LQFP100 1 制造商:Renesas Electronics Corporation 功能描述:RX630 384KB/64KB CAN LQFP100 100MHZ - Trays 制造商:Renesas Electronics Corporation 功能描述:MCU 32BIT 384KB FLASH 100LQFP 制造商:Renesas 功能描述:RX630 384KB/64KB CAN LQFP100 1 |
| R5F56307DDLA | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F56307DDLA#U0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 384KB/64KB LGA100 CAN 100MHZ - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。