- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296941 > QL8150-6PQN208M (QUICKLOGIC CORP) FPGA, 640 CLBS, 188946 GATES, PQFP208 PDF資料下載
參數(shù)資料
| 型號： | QL8150-6PQN208M |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 640 CLBS, 188946 GATES, PQFP208 |
| 封裝： | LEAD FREE, PLASTIC, QFP-208 |
| 文件頁數(shù)： | 13/96頁 |
| 文件大?。?/td> | 1607K |
| 代理商： | QL8150-6PQN208M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁
2007 QuickLogic Corporation
Eclipse II Family Data Sheet Rev. Q
20
Figure 16: Required Power-Up Sequence When Using Power-Up Loading
To use the power-up loading function in Eclipse II, designers must ensure that V
CC begins to ramp within a
maximum of 2 ms of V
CCIO, VDED, VDED2, and VPUMP.
Vo
lta
g
e
V
CCIO
V
DED
V
DED2
V
PUMP
V
CC
Time
< 2 ms
V
CC
相關PDF資料 |
PDF描述 |
|---|---|
| QL8150-6PT280C | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PT280I | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PT280M | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PTN280C | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PTN280I | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| QL8250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM |
| QL8250-6PQN208C-5690 | 制造商:QuickLogic Corporation 功能描述: |
| QL8250-6PQN208C-5691 | 制造商:QuickLogic Corporation 功能描述: |
| QL82SD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps |
| QL82SD-PB516 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps |
發(fā)布緊急采購，3分鐘左右您將得到回復。