- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361294 > QL8050 (Electronic Theatre Controls, Inc.) LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM PDF資料下載
參數(shù)資料
| 型號： | QL8050 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM |
| 中文描述： | 低功耗FPGA配合力性能密度和嵌入式內(nèi)存 |
| 文件頁數(shù)： | 38/49頁 |
| 文件大?。?/td> | 739K |
| 代理商： | QL8050 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
Preliminary
63
Vpump
Charge Pump Disable
This pin disables the internal charge pump for lower static power
operation. To disable the charge pump, connect Vpump to 3.3 V.
If the Disable Charge Pump feature is not used, connect Vpump to
Ground. For backwards compatibility with Eclipse and EclipsePlus
devices, connect Vpump to Ground.
Vded
Voltage tolerance for clocks,
J TAG, and IOCTRL/Voltage
Drive for PLLOUT and J TAG
pins
This pin specifies the input voltage tolerance for CLK, J TAG, and
IOCTRL dedicated input pins, as well as the output voltage drive
for PLLOUT and J TAG pins. If the PLLs are used, Vded must be
the same as V
CC
PLL. For backwards compatibility with Eclipse and
EclipsePlus devices, connect Vded to 2.5 V.
VccPLL
Power Supply pin for PLL
Connect to 2.5 V supply or 3.3 V supply. For backwards
compatibility with Eclipse and EclipsePlus devices, connect to
2.5 V.
5#&#&
"
""
'"
)0-0*
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。