- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296935 > QL1P100-6PU86M (QUICKLOGIC CORP) FPGA, 640 CLBS, 100000 GATES, PBGA86 PDF資料下載
參數(shù)資料
| 型號： | QL1P100-6PU86M |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| 封裝： | 6 X 6 MM, 1.20 MMHEIGHT, 0.50 MM PITCH, TFBGA-86 |
| 文件頁數(shù)： | 41/44頁 |
| 文件大?。?/td> | 1101K |
| 代理商： | QL1P100-6PU86M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁
2010 QuickLogic Corporation
QuickLogic PolarPro Device Data Sheet — 86-Pin TFBGA QL1P100
6
Figure 5: 512x18 4-Kilobit True Dual-Port RAM Block
Table 5: True Dual-Port RAM Interface Signals
Port
Signal Name
Function
Port1
Inputs
Port1_WD[17:0]
Write Data
Port1_A[8:0]
Write Address
Port1_WEN[1:0]
Write Enable
Port1_CS
Chip Select
Port1_CLK
Clock
Output
Port1_RD[17:0]
Read Data
Port2
Inputs
Port2_WD[17:0]
Write Data
Port2_A[8:0]
Write Address
Port2_WEN[1:0]
Write Enable
Port2_CS
Chip Select
Port2_CLK
Clock
Output
Port2_RD[17:0]
Read Data
Table 6: Available True Dual-Port RAM Configurations
Device
Depth
Width
QL1P100
512
1-18
1024
1-9
RD[17:0]
WD[17:0]
WA[8:0]
WEN[1:0]
WD_SEL
WCLK
RA[8:0]
RD_SEL
RCLK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| QL1P100-6PUN86C | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-6PUN86I | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-6PUN86M | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-7PU86C | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-7PU86I | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| QL-1RED | 制造商:Panduit Corp 功能描述: |
| QL-1WHT | 制造商:Panduit Corp 功能描述: |
| QL-1YEL | 制造商:Panduit Corp 功能描述:B-SI |
| QL2003 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3.3V and 5.0V pASIC-R 2 FPGA Combining Speed, Density, Low Cost and Flexibility |
| QL2003-0PF100C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復。