- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368132 > PSF211 Analog IC PDF資料下載
參數(shù)資料
| 型號(hào)： | PSF211 |
| 英文描述： | Analog IC |
| 中文描述： | 模擬IC |
| 文件頁數(shù)： | 55/317頁 |
| 文件大小： | 3334K |
| 代理商： | PSF211 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當(dāng)前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁
PSB 2115
PSF 2115
Functional Description
Semiconductor Group
55
11.97
The TIC bus is used to control D-channel access on the IOM interface when more than
one HDLC controller is connected. This configuration is illustrated in the above figure for
TE1 where three ICCs are connected to one IOM-2 bus.
On the S bus the D-channel control is handled according to the ITU recommendation
I.430. This control mechanism is required everytime a point to multipoint configuration is
implemented (NT
→
TE1 … TE8).
While the S-bus collision detection is handled by the S interface control of the IPAC, TIC
bus access is mainly controlled by the D-Channel HDLC controller of the IPAC or from
external devices on the IOM-2 interface (e.g. ICC).
The following sections describe both control mechanisms because the TIC bus, although
largely handled by the HDLC controller, represents an important part of D-channel
access.
2.3.4.1
The TIC bus was defined to organize D- and C/I channel access when two or more D-
and C/I channel controllers can access the same IOM-2 timeslot. Bus access is
controlled by five bits in IOM-2 channel No. 2 (see
section
2.7.1
):
TIC Bus D-Channel Control in TE
When a controller wants to write to the D or C/I channel the following procedure is
executed:
1. Controller checks whether BAC bit is set to ONE. If this is not the case access
currently is not allowed: the controller has to postpone transmission. Only if BAC = 1
the controller may continue with the access procedure.
2. The controller transmits its TIC bus address (TBA0…2). This is done in the same
frame in which BAC = “1” was recognized. On the TIC bus binary “ZERO”s overwrite
binary “ONE”s. Thus low TIC bus addresses have higher priority.
3. After transmitting a TIC bus address bit, the value is read back (with the falling edge)
to check whether its own address has been overwritten by a controller with higher
priority. This procedure will continue until all three address bits are sent and
confirmed.
In case a bit is overwritten by an external controller with higher priority, the controller
asking for bus access has to withdraw immediately from the bus by setting all TIC bus
address bits to ONE.
4. If access was granted, the controller will put the D-channel data onto the IOM-2 bus
in the following frame provided the S/G bit is set to ZERO (i.e. S-bus free to transmit).
The BAC bit will be set to ZERO by the controller to block all remaining controllers.
In case the S/G bit is ONE this prevents only the D-channel data to be switched
Upstream:
BAC
TBA0 … 2
S/G
Bus access control bit
TIC bus address bits 0 … 2
Stop/Go bit
Downstream:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSF2115F | ?ISDN PC Adapter Circuit? |
| PSF2115H | ?ISDN PC Adapter Circuit? |
| PSF212 | Analog IC |
| PSF21525-H | ?High-Level Serial Communication Controller Extended? |
| PSF21911N | ?ISDN Echocancellation Circuit for Terminal Applications - 2B1Q Code? |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSF2115 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ISDN PC Adapter Circuit IPAC |
| PSF21150 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:IPAC-X ISDN PC ADAPTER CIRCUIT |
| PSF21150FV1.4 | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC ISDN RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PSF21150F-V14 | 制造商:Infineon Technologies AG 功能描述:ISDN S/T/U HDLC Interface 1-Line 192Kbps 3.3V 64-Pin TQFP |
| PSF21150FV14XP | 制造商:Infineon Technologies AG 功能描述:ISDN S/T/U HDLC Interface 1-Line 192Kbps 3.3V 64-Pin TQFP Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。