<var id="xhi7a"><input id="xhi7a"></input></var>
<tfoot id="xhi7a"><form id="xhi7a"></form></tfoot>
  • <li id="xhi7a"><wbr id="xhi7a"><div id="xhi7a"></div></wbr></li><table id="xhi7a"><pre id="xhi7a"></pre></table>
    <li id="xhi7a"><thead id="xhi7a"></thead></li>
  • <form id="xhi7a"><tr id="xhi7a"></tr></form>
  • <menuitem id="xhi7a"></menuitem>
  • <form id="xhi7a"><meter id="xhi7a"></meter></form>
    <form id="xhi7a"><form id="xhi7a"><xmp id="xhi7a"></xmp></form></form><i id="xhi7a"></i>
    <var id="xhi7a"><tbody id="xhi7a"></tbody></var>
    參數(shù)資料
    型號: PSD8534V12MIT
    廠商: 意法半導(dǎo)體
    英文描述: Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    中文描述: Flash在系統(tǒng)可編程ISP的外設(shè)的8位微控制器
    文件頁數(shù): 61/110頁
    文件大?。?/td> 1737K
    代理商: PSD8534V12MIT
    61/110
    PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
    External Chip Select
    The CPLD also provides three External Chip Se-
    lect (ECS0-ECS2) outputs on Port D pins that can
    be used to select external devices. Each External
    Chip Select (ECS0-ECS2) consists of one product
    term that can be configured active High or Low.
    The output enable of the pin is controlled by either
    the output enable product term or the Direction
    Register. (See Figure
    31
    .)
    Figure 31. Port D External Chip Select Signals
    P
    POLARITY
    BIT
    PD2 PIN
    PT2
    ECS2
    DIRECTION
    REGISTER
    POLARITY
    BIT
    PD1 PIN
    PT1
    ECS1
    ENABLE (.OE)
    ENABLE (.OE)
    DIRECTION
    REGISTER
    POLARITY
    BIT
    PD0 PIN
    PT0
    ECS0
    ENABLE (.OE)
    DIRECTION
    REGISTER
    C
    AI02890
    相關(guān)PDF資料
    PDF描述
    PSD9534V12MIT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD9134V12MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD8334V12MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD9334V12MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD8534V12MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    PSD853F2-70J 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
    PSD853F2-70M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90J 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90JI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100