<ins id="ztnw6"><th id="ztnw6"></th></ins>
  • <nobr id="ztnw6"><noframes id="ztnw6"><tr id="ztnw6"></tr>
    <nobr id="ztnw6"><menu id="ztnw6"></menu></nobr>
    <dl id="ztnw6"><s id="ztnw6"><thead id="ztnw6"></thead></s></dl>
  • <big id="ztnw6"><dfn id="ztnw6"></dfn></big>
    <nobr id="ztnw6"><span id="ztnw6"></span></nobr>
    參數(shù)資料
    型號: PSD853420MT
    廠商: 意法半導(dǎo)體
    英文描述: 120V Boot, 3-A Peak, High Frequency, High-Side/Low-Side Driver 8-SOIC -40 to 125
    中文描述: Flash在系統(tǒng)可編程ISP的外設(shè)的8位微控制器
    文件頁數(shù): 60/110頁
    文件大?。?/td> 1737K
    代理商: PSD853420MT
    PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
    60/110
    Port D – Functionality and Structure
    Port D has three I/O pins. See Figure
    30
    and
    Fig-
    ure 31., page 61
    . This port does not support Ad-
    dress Out mode, and therefore no Control
    Register is required. Port D can be configured to
    perform one or more of the following functions:
    MCU I/O Mode
    CPLD Output – External Chip Select (ECS0-
    ECS2)
    CPLD Input – direct input to the CPLD, no
    Input Macrocells (IMC)
    Slew rate – pins can be set up for fast slew
    rate
    Port D pins can be configured in PSDsoft Express
    as input pins for other dedicated functions:
    Address Strobe (ALE/AS, PD0)
    CLKIN (PD1) as input to the macrocells flip-
    flops and APD counter
    PSD Chip Select Input (CSI, PD2). Driving this
    signal High disables the Flash memory, SRAM
    and CSIOP.
    Figure 30. Port D Structure
    I
    DREG.
    D
    Q
    D
    Q
    WR
    WR
    ECS[2:0]
    READ MUX
    P
    D
    B
    CPLD-INPUT
    DIR REG.
    DATA IN
    ENABLE PRODUCT
    TERM (.OE)
    SELECT
    OMUX
    PORT D PIN
    DATA OUT
    AI02889
    相關(guān)PDF資料
    PDF描述
    PSD853470JIT 120V Boot, 3-A Peak, High Frequency, High-Side/Low-Side Driver 8-SO PowerPAD -40 to 125
    PSD853470JT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD853470MIT 120V Boot, 3-A Peak, High Frequency, High-Side/Low-Side Driver 8-SO PowerPAD -40 to 125
    PSD853470MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD853490JIT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    PSD853F2-70J 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24
    PSD853F2-70M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90J 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90JI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    <nobr id="0ixay"><small id="0ixay"></small></nobr>