- 您現(xiàn)在的位置：買賣IC網 > PDF目錄368264 > PSD835G3-C-15JI (意法半導體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
參數資料
| 型號： | PSD835G3-C-15JI |
| 廠商： | 意法半導體 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存儲系統(tǒng) |
| 文件頁數： | 86/110頁 |
| 文件大?。?/td> | 570K |
| 代理商： | PSD835G3-C-15JI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
PSD835G2
PSD8XX Family
85
-70
-90
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
t
ISCCF
t
ISCCH
t
ISCCL
t
ISCCF-P
t
ISCCH-P
t
ISCCL-P
t
ISCPSU
t
ISCPH
t
ISCPCO
t
ISCPZV
TCK Clock Frequency (except for PLD)
(Note 1)
20
18
MHz
TCK Clock High Time
(Note 1)
23
26
ns
TCK Clock Low Time
(Note 1)
23
26
ns
TCK Clock Frequency (for PLD only)
(Note 2)
2
2
MHz
TCK Clock High Time(for PLD only)
(Note 2)
240
240
ns
TCK Clock Low Time(for PLD only)
(Note 2)
240
240
ns
ISC Port Set Up Time
6
8
ns
ISC Port Hold Up Time
5
5
ns
ISC Port Clock to Output
21
23
ns
ISC Port High-Impedance to Valid Output
21
23
ns
t
ISCPVZ
ISC Port Valid Output to
High-Impedance
21
23
ns
ISC Timing
(5 V ± 10%)
Microcontroller Interface – PSD835G2 AC/DC Parameters
(5V ±10% Versions)
Symbol
Parameter
Min
Typ
Max
Unit
Flash Program
8.5
sec
Flash Bulk Erase (Preprogrammed to 00) (Note 1)
3
30
sec
Flash Bulk Erase
10
sec
t
WHQV3
t
WHQV2
t
WHQV1
Sector Erase (Preprogrammed to 00)
1
30
sec
Sector Erase
2.2
sec
Word Program
14
1200
μs
Program/Erase Cycles (Per Sector)
100,000
cycles
t
WHWLO
t
Q7VQV
Sector Erase Time-Out
100
μs
DQ7 Valid to Output Valid
(Data Polling) (Note 2)
30
ns
Flash Program, Write and Erase Times
(5 V ± 10%)
NOTE:
1. Programmed to all zeros before erase.
2. The polling status DQ7 is valid tQ7VQV ns before the data DQ0-7 is valid for reading.
NOTES:
1. For “non-PLD” programming, erase or in ISC by-pass mode.
2. For program or erase PLD only.
相關PDF資料 |
PDF描述 |
|---|---|
| PSD835G3V-70B81 | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-70B81I | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-70J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-70JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-70M | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。