- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368264 > PSD835G3-C-12J (意法半導體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | PSD835G3-C-12J |
| 廠商： | 意法半導體 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存儲系統(tǒng) |
| 文件頁數(shù)： | 80/110頁 |
| 文件大小： | 570K |
| 代理商： | PSD835G3-C-12J |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
PSD835G2
PSD8XX Family
79
PSD835G2 AC/DC Parameters – GPLD Timing Parameters
(5 V ± 10% Versions)
-70
-90
PT
Aloc
TURBO
OFF
Slew
Rate
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
Maximum Frequency
External Feedback
Maximum Frequency
Internal Feedback
(f
CNTA
)
Maximum Frequency
Pipelined Data
Input Setup Time
Input Hold Time
Clock Input High Time
Clock Input Low Time
Clock to Output Delay
GPLD Array Delay
Minimum Clock Period
1/(t
SA
+t
COA
)
38.4
26.32
MHz
f
MAXA
1/(t
SA
+t
COA
–10)
62.5
35.71
MHz
1/(t
CHA
+t
CLA
)
47.6
37.03
MHz
t
SA
t
HA
t
CHA
t
CLA
t
COA
t
ARDA
t
MINA
6
7
9
12
8
Add 2 Add 12
ns
ns
ns
ns
ns
ns
ns
12
12
15
Add 12
Add 12
Add 12 Sub 2
21
11
30
16
Any Micro
Cell
1/f
CNTA
Add 2
16
28
GPLD Micro
Cell Asynchronous Clock Mode Timing
(5 V ± 10% Versions)
-70
-90
PT
Aloc
TURBO
OFF
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
t
IS
t
IH
t
INH
t
INL
t
INO
Input Setup Time
(Note 1)
0
0
ns
Input Hold Time
(Note 1)
15
20
Add 12
ns
NIB Input High Time
(Note 1)
9
12
ns
NIB Input Low Time
(Note 1)
9
12
ns
NIB Input to Combinatorial Delay
(Note 1)
34
46
Add 2 Add 12
ns
Input Micro
Cell Timing
(5 V ± 10% Versions)
NOTE:
1. Inputs from Port A, B, and C relative to register/latch clock from the PLD. ALE latch timings refer to t
AVLX
and t
LXAX
.
相關PDF資料 |
PDF描述 |
|---|---|
| PSD835G3-C-12JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-C-12M | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-C-12MI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-C-12U | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-C-12UI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。