<dfn id="2vyvu"><dd id="2vyvu"></dd></dfn>
    1. <bdo id="2vyvu"><nobr id="2vyvu"><i id="2vyvu"></i></nobr></bdo>

      <form id="2vyvu"></form>
          <pre id="2vyvu"><ul id="2vyvu"></ul></pre>

              收藏本站
              • 您好,
                買(mǎi)賣(mài)IC網(wǎng)歡迎您。
              • 請(qǐng)登錄
              • 免費(fèi)注冊(cè)
              • 我的買(mǎi)賣(mài)
              • 新采購(gòu)0
              • VIP會(huì)員服務(wù)
              • [北京]010-87982920
              • [深圳]0755-82701186
              • 網(wǎng)站導(dǎo)航
              發(fā)布緊急采購(gòu)
              • IC現(xiàn)貨
              • IC急購(gòu)
              • 電子元器件
              VIP會(huì)員服務(wù)
              • 您現(xiàn)在的位置:買(mǎi)賣(mài)IC網(wǎng) > PDF目錄368238 > PSD835F2V-A-15JI (意法半導(dǎo)體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
              參數(shù)資料
              型號(hào): PSD835F2V-A-15JI
              廠商: 意法半導(dǎo)體
              英文描述: Configurable Memory System on a Chip for 8-Bit Microcontrollers
              中文描述: 在8片位微控制器可配置存儲(chǔ)系統(tǒng)
              文件頁(yè)數(shù): 92/110頁(yè)
              文件大?。?/td> 570K
              代理商: PSD835F2V-A-15JI
              第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)當(dāng)前第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)
              PSD835G2
              PSD8XX Family
              91
              -90
              -12
              Symbol
              Parameter
              Conditions
              Min
              Max
              Min
              Max
              Unit
              t
              LVLX
              t
              AVLX
              t
              LXAX
              ALE or AS Pulse Width
              22
              24
              Address Setup Time
              (Note 1)
              7
              9
              ns
              Address Hold Time
              (Note 1)
              8
              10
              ns
              t
              AVWL
              Address Valid to Leading
              Edge of WR
              (Notes 1 and 3)
              15
              18
              ns
              t
              SLWL
              t
              DVWH
              t
              WHDX
              t
              WLWH
              t
              WHAX1
              CS Valid to Leading Edge of WR
              (Note 3)
              15
              18
              ns
              WR Data Setup Time
              (Note 3)
              40
              45
              ns
              WR Data Hold Time
              (Notes 3 and 7)
              5
              8
              ns
              WR Pulse Width
              (Note 3)
              40
              45
              ns
              Trailing Edge of WR to Address Invalid
              (Note 3)
              8
              10
              ns
              t
              WHAX2
              Trailing Edge of WR to DPLD Address
              Input Invalid
              (Notes 3 and 6)
              0
              0
              ns
              t
              WHPV
              Trailing Edge of WR to Port Output
              Valid Using I/O Port Data Register
              (Note 3)
              33
              33
              ns
              t
              WLMV
              WR Valid to Port Output Valid Using
              Micro
              Cell Register Preset/Clear
              Data Valid to Port Output Valid
              Using Micro
              Cell Register Preset/Clear
              Address Input Valid to Address
              Output Delay
              (Notes 3 and 4)
              65
              70
              ns
              t
              DVMV
              (Notes 3 and 5)
              65
              68
              ns
              t
              AVPV
              (Note 2)
              30
              35
              ns
              Write Timing
              (3.0 V to 3.6 V Versions)
              NOTES:
              1. Any input used to select an internal PSD835G2 function.
              2. In multiplexed mode, latched addresses generated from ADIO delay to address output on any Port.
              3. WR timing has the same timing as E and DS signals.
              4. Assuming data is stable before active write signal.
              5. Assuming write is active before data becomes valid.
              6. t
              WHAX2
              is Address hold time for DPLD inputs that are used to generate chip selects for internal PSD memory.
              7.
              t
              WHDX
              is 11ns when writing to the Output Micro
              Cell Registers AB and BC.
              Microcontroller Interface – PSD835G2 AC/DC Parameters
              (3.0 V to 3.6 V Versions)
              相關(guān)PDF資料
              PDF描述
              PSD835F2V-A-15M Configurable Memory System on a Chip for 8-Bit Microcontrollers
              PSD835F2V-A-15MI Configurable Memory System on a Chip for 8-Bit Microcontrollers
              PSD835F2V-A-15U Configurable Memory System on a Chip for 8-Bit Microcontrollers
              PSD835F2V-A-15UI Configurable Memory System on a Chip for 8-Bit Microcontrollers
              PSD835F2V-A-20B81 Configurable Memory System on a Chip for 8-Bit Microcontrollers
              相關(guān)代理商/技術(shù)參數(shù)
              參數(shù)描述
              PSD835G2-70U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 70ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
              PSD835G2-90U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
              PSD835G2-90UI 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
              PSD835G2V-12UI 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 3.0V 4M 120ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
              PSD835G2V-90U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 3.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
              發(fā)布緊急采購(gòu),3分鐘左右您將得到回復(fù)。

              采購(gòu)需求

              (若只采購(gòu)一條型號(hào),填寫(xiě)一行即可)

              發(fā)布成功!您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái),查看報(bào)價(jià)

              發(fā)布成功!您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái),查看報(bào)價(jià)

              *型號(hào) *數(shù)量 廠商 批號(hào) 封裝
              添加更多采購(gòu)

              我的聯(lián)系方式

              *
              *
              *
              • VIP會(huì)員服務(wù) |
              • 廣告服務(wù) |
              • 付款方式 |
              • 聯(lián)系我們 |
              • 招聘銷(xiāo)售 |
              • 免責(zé)條款 |
              • 網(wǎng)站地圖

              感谢您访问我们的网站,您可能还对以下资源感兴趣:

              两性色午夜免费视频
              <dfn id="yaeb7"></dfn>
              <ul id="yaeb7"><delect id="yaeb7"><small id="yaeb7"></small></delect></ul><form id="yaeb7"></form>