HY57V641620是67,108,864位CMOS同步DRAM,非常適合用于主
存儲器的應用whIChrequire大內(nèi)存密度和高帶寬。 HY57V641620組織成的1,048,576x16 4banks。
HY57V641620是提供參考時鐘的正邊緣完全同步操作。所有輸入和輸出被同步 - 的發(fā)布與時鐘輸入的上升沿。數(shù)據(jù)通路內(nèi)部流水線,以達到非常高的帶寬。所有輸入和outputvoltage水平與LVTTL兼容。
可編程選項包括管道(2讀延遲或3),連續(xù)讀取數(shù)的長度或?qū)慽nitiatedby一個單一的控制指令周期(1,2,4,8的突發(fā)長度或整版),突發(fā)計數(shù)序列(順序或交錯)。 ofread或?qū)懻谶M行周期突發(fā)可以被一陣終止終止命令,或者可以通過一個新的burstread被中斷,更換或在任何周期寫入命令。
?所有器件引腳與LVTTL接口兼容?
JEDEC標準400mil54pin TSOP-II與引腳間距為0.8mm
?所有輸入和輸出參考系統(tǒng)時鐘的上升沿
?通過UDQM或LDQM數(shù)據(jù)屏蔽功能?
內(nèi)部四家銀行的操作
?自動刷新和自刷新?4096刷新周期/64ms的
?
可編程突發(fā)長度和突發(fā)類型 - 1,2,4,8或整頁的順序突發(fā)
- 1,2,4或8對交錯突發(fā)?
可編程CAS延遲