- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370005 > PLDC20RA10 (Cypress Semiconductor Corp.) Reprogrammable Asynchronous CMOS Logic Device(重復(fù)編程異步CMOS邏輯器件) PDF資料下載
參數(shù)資料
| 型號(hào)： | PLDC20RA10 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | Reprogrammable Asynchronous CMOS Logic Device(重復(fù)編程異步CMOS邏輯器件) |
| 中文描述： | 可再編程邏輯器件的CMOS異步（重復(fù)編程異步的CMOS邏輯器件） |
| 文件頁(yè)數(shù)： | 3/13頁(yè) |
| 文件大?。?/td> | 372K |
| 代理商： | PLDC20RA10 |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)
PLDC20RA10
3
Figure 1. PLDC20RA10 Macrocell
PRELOAD
OUTPUT ENABLE
(FROM PIN 13)
C0
R
S
P
Q
D
PL
1
S
O
TO I/O PIN
RA10–5
O
Figure 2. Four Possible Output Enable Alternatives for the PLDC20RA10
Programmable
OE
RA10–6
RA10–7
RA10–8
RA10–9
Output Always Enabled
External Pin
Combination of
Programmable and Hardwired
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PLF8577C | LCD direct/duplex driver with I2C-bus interface |
| PLL0930A | PHASE LOCKED LOOP |
| PLL1000A | PHASE LOCKED LOOP |
| PLL103-02 | DDR SDRAM Buffer for Desktop PCs with 4 DDR DIMMS |
| PLL103-02XC | DDR SDRAM Buffer for Desktop PCs with 4 DDR DIMMS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PLDC20RA10-15HC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20RA10-15JC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Reprogrammable Asynchronous CMOS Logic Device |
| PLDC20RA10-15PC | 制造商:Rochester Electronics LLC 功能描述:1/2 PWR 24-PIN ASYNCH PLD - Bulk |
| PLDC20RA10-15WC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20RA10-20DI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。