I2C SLAV" />
  • <pre id="cfje7"><small id="cfje7"><pre id="cfje7"></pre></small></pre>
  • 參數(shù)資料
    型號(hào): PIC18LF4510T-I/PT
    廠商: Microchip Technology
    文件頁數(shù): 83/234頁
    文件大?。?/td> 0K
    描述: IC MCU FLASH 16KX16 44TQFP
    產(chǎn)品培訓(xùn)模塊: Asynchronous Stimulus
    標(biāo)準(zhǔn)包裝: 1,200
    系列: PIC® 18F
    核心處理器: PIC
    芯體尺寸: 8-位
    速度: 40MHz
    連通性: I²C,SPI,UART/USART
    外圍設(shè)備: 欠壓檢測(cè)/復(fù)位,HLVD,POR,PWM,WDT
    輸入/輸出數(shù): 36
    程序存儲(chǔ)器容量: 32KB(16K x 16)
    程序存儲(chǔ)器類型: 閃存
    RAM 容量: 1.5K x 8
    電壓 - 電源 (Vcc/Vdd): 2 V ~ 5.5 V
    數(shù)據(jù)轉(zhuǎn)換器: A/D 13x10b
    振蕩器型: 內(nèi)部
    工作溫度: -40°C ~ 85°C
    封裝/外殼: 44-TQFP
    包裝: 帶卷 (TR)
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁當(dāng)前第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁
    2009 Microchip Technology Inc.
    DS39636D-page 175
    PIC18F2X1X/4X1X
    FIGURE 16-14:
    I2C SLAVE MODE TIMING SEN = 1 (RECEPTION, 10-BIT ADDRESS)
    SD
    A
    SC
    L
    S
    SPI
    F
    B
    F
    (
    S
    PST
    A
    T
    <0
    >)
    S
    1
    2
    3
    4
    56
    7
    8
    9
    1
    23
    4
    5
    6
    7
    8
    9
    1
    2
    3
    4
    5
    7
    8
    9
    P
    1
    0
    A
    9
    A
    8
    A
    7
    A
    6
    A
    5
    A
    4A
    3A
    2
    A
    1
    A
    0
    D
    7
    D
    6
    D
    5
    D
    4
    D
    3
    D
    1
    D
    0
    Re
    ce
    ive
    Da
    ta
    B
    yte
    AC
    K
    R/W
    =
    0
    ACK
    Receive
    F
    irst
    B
    yte
    o
    fA
    ddre
    ss
    C
    lea
    re
    di
    n
    s
    o
    ftw
    a
    re
    D2
    6
    (P
    IR
    1<
    3>
    )
    Cl
    ea
    re
    din
    so
    ftwa
    re
    R
    e
    cei
    ve
    S
    e
    co
    nd
    B
    yte
    of
    A
    d
    dr
    ess
    C
    le
    ar
    ed
    by
    har
    dw
    are
    w
    h
    en
    S
    P
    A
    D
    is
    upda
    ted
    w
    ith
    lo
    w
    by
    te
    of
    addr
    ess
    af
    ter
    falling
    ed
    ge
    UA
    (
    S
    SPS
    TA
    T
    <
    1
    >
    )
    Clo
    ck
    is
    h
    e
    ld
    lo
    w
    u
    ntil
    up
    date
    o
    fS
    S
    P
    A
    D
    ha
    s
    ta
    ken
    pl
    ace
    U
    A
    is
    set
    in
    di
    cati
    ng
    that
    th
    e
    S
    P
    A
    D
    n
    eeds
    to
    be
    update
    d
    UA
    is
    se
    tindicatin
    g
    that
    S
    P
    A
    DD
    nee
    ds
    to
    b
    e
    upda
    ted
    Cle
    a
    re
    d
    b
    yh
    a
    rd
    wa
    re
    wh
    en
    S
    P
    A
    D
    is
    u
    pdate
    d
    w
    ith
    hi
    gh
    byte
    of
    ad
    dress
    a
    fte
    rfa
    lli
    ng
    edge
    SSP
    BUF
    is
    wr
    itt
    e
    n
    w
    ith
    co
    ntent
    so
    fS
    S
    P
    S
    R
    D
    u
    mm
    yread
    of
    S
    P
    B
    U
    F
    to
    clear
    B
    F
    flag
    AC
    K
    CK
    P
    12
    3
    4
    5
    7
    8
    9
    D
    7
    D6
    D5
    D4
    D3
    D1
    D0
    Re
    ce
    ive
    Da
    ta
    Byte
    B
    u
    sm
    a
    ster
    te
    rmi
    na
    tes
    tr
    ansfe
    r
    D2
    6
    AC
    K
    Cle
    ar
    e
    d
    in
    so
    ftwa
    re
    C
    lea
    re
    di
    n
    s
    o
    ftw
    a
    re
    SS
    PO
    V
    (
    SSP
    CO
    N1
    <6
    >)
    CK
    P
    written
    to
    ‘1
    No
    te
    :
    An
    u
    p
    d
    a
    te
    o
    ft
    he
    SSP
    AD
    D
    re
    g
    is
    te
    rb
    e
    fo
    re
    th
    efa
    llin
    g
    e
    d
    g
    eo
    fth
    e
    n
    in
    th
    cl
    ock
    w
    ill
    h
    a
    ve
    n
    oe
    ffe
    ct
    o
    n
    UA
    a
    n
    d
    UA
    will
    r
    e
    m
    a
    in
    se
    t.
    No
    te
    :
    A
    n
    updat
    e
    of
    the
    S
    P
    A
    D
    re
    g
    is
    ter
    be
    fo
    re
    t
    h
    ef
    al
    lin
    g
    ed
    g
    e
    o
    fth
    en
    in
    th
    clo
    ck
    will
    ha
    ve
    n
    o
    ef
    fect
    on
    U
    A
    and
    UA
    will
    r
    em
    a
    in
    se
    t.
    in
    so
    ftwa
    re
    Clo
    ck
    is
    h
    e
    ld
    lo
    w
    u
    n
    til
    upda
    te
    of
    S
    P
    A
    D
    has
    ta
    ke
    n
    pl
    ac
    e
    of
    n
    inth
    cl
    ock
    of
    ni
    nth
    cl
    ock
    SS
    PO
    V
    is
    s
    e
    t
    be
    cause
    S
    P
    B
    U
    F
    is
    still
    fu
    ll.
    ACK
    is
    not
    se
    nt.
    D
    u
    m
    yr
    ead
    of
    S
    P
    B
    U
    F
    to
    cl
    ea
    rB
    F
    flag
    Clo
    ck
    is
    h
    eld
    lo
    w
    u
    n
    til
    CK
    P
    is
    se
    tto
    ‘1
    Clo
    ck
    is
    n
    o
    th
    e
    ld
    lo
    w
    be
    ca
    u
    se
    A
    C
    K
    =
    1
    相關(guān)PDF資料
    PDF描述
    W3L16C155KAT1A CAP CER 1.5UF 6.3V 10% X7R 0612
    PIC18LF2520T-I/SO IC MCU FLASH 16KX16 28SOIC
    W3L14C155KAT1A CAP CER 1.5UF 4V 10% X7R 0612
    PIC16LC65B-04/P IC MCU OTP 4KX14 PWM 40DIP
    PIC16F83-04/SO IC MCU FLASH 512X14 EE 18SOIC
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    PIC18LF4515-I/ML 功能描述:8位微控制器 -MCU 48KB 3968 RAM 36I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
    PIC18LF4515-I/P 功能描述:8位微控制器 -MCU 48KB 3968 RAM 36I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
    PIC18LF4515-I/PT 功能描述:8位微控制器 -MCU 48KB 3968 RAM 36I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
    PIC18LF4515T-I/ML 功能描述:8位微控制器 -MCU 48KB 3968 RAM 36I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
    PIC18LF4515T-I/PT 功能描述:8位微控制器 -MCU 48KB 3968 RAM 36I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT