- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368029 > PIC18F8627TEPTSQTP (Microchip Technology Inc.) 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology PDF資料下載
參數(shù)資料
| 型號(hào)： | PIC18F8627TEPTSQTP |
| 廠商： | Microchip Technology Inc. |
| 英文描述： | 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology |
| 中文描述： | 64/80-Pin，1兆位，增強(qiáng)型閃存微控制器，10位A / D和納瓦技術(shù) |
| 文件頁數(shù)： | 157/448頁 |
| 文件大?。?/td> | 3160K |
| 代理商： | PIC18F8627TEPTSQTP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當(dāng)前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁
2004 Microchip Technology Inc.
Preliminary
DS39646B-page 155
PIC18F8722 FAMILY
TABLE 11-15: PORTH FUNCTIONS
TABLE 11-16: SUMMARY OF REGISTERS ASSOCIATED WITH PORTH
Pin Name
Function
TRIS
Setting
I/O
I/O
Type
Description
RH0/A16
RH0
0
O
I
O
O
I
O
O
I
O
O
I
O
O
I
I
O
DIG
ST
DIG
DIG
ST
DIG
DIG
ST
DIG
DIG
ST
DIG
DIG
ST
ANA
DIG
LATH<0> data output.
PORTH<0> data input.
External memory interface, address line 16. Takes priority over port data.
LATH<1> data output.
PORTH<1> data input.
External memory interface, address line 17. Takes priority over port data.
LATH<2> data output.
PORTH<2> data input.
External memory interface, address line 18. Takes priority over port data.
LATH<3> data output.
PORTH<3> data input.
External memory interface, address line 19. Takes priority over port data.
LATH<4> data output.
PORTH<4> data input.
A/D input channel 12. Default configuration on POR.
ECCP3 Enhanced PWM output, channel C. May be configured for tri-state
during Enhanced PWM shutdown events. Takes priority over port data.
LATH<5> data output.
PORTH<5> data input.
A/D input channel 13. Default configuration on POR.
ECCP3 Enhanced PWM output, channel B. May be configured for tri-state
during Enhanced PWM shutdown events. Takes priority over port data.
LATH<6> data output.
PORTH<6> data input.
A/D input channel 14. Default configuration on POR.
ECCP1 Enhanced PWM output, channel C. May be configured for tri-state
during Enhanced PWM shutdown events. Takes priority over port data.
LATH<7> data output.
PORTH<7> data input.
A/D input channel 15. Default configuration on POR.
ECCP1 Enhanced PWM output, channel B. May be configured for tri-state
during Enhanced PWM shutdown events. Takes priority over port data.
1
A16
RH1
x
RH1/A17
0
1
A17
RH2
x
RH2/A18
0
1
A18
RH3
x
RH3/A19
0
1
A19
RH4
x
RH4/AN12/
P3C
0
1
AN12
P3C
(1)
1
0
RH5/AN13/
P3B
RH5
0
O
I
I
O
DIG
ST
ANA
DIG
1
AN13
P3B
(1)
1
0
RH6/AN14/
P1C
RH6
0
O
I
I
O
DIG
ST
ANA
DIG
1
AN14
P1C
(1)
1
0
RH7/AN15/
P1B
RH7
0
O
I
I
O
DIG
ST
ANA
DIG
1
AN15
P1B
(1)
1
0
Legend:
PWR = Power Supply, O = Output, I = Input, ANA = Analog Signal, DIG = Digital Output, ST = Schmitt Buffer Input,
TTL = TTL Buffer Input,
x
= Don’t care (TRIS bit does not affect port direction or is overridden for this option).
Alternate assignment for P1B/P1C/P3B/P3C (ECCPMX is clear).
Note
1:
Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reset
Values
on page
TRISH
PORTH
LATH
ADCON1
TRISH7
RH7
LATH7
—
TRISH6
RH6
LATH6
—
TRISH5
RH5
LATH5
VCFG1
TRISH4
RH4
LATH4
VCFG0
TRISH3
RH3
LATH3
PCFG3
TRISH2
RH2
LATH2
PCFG2
TRISH1
RH1
LATH1
PCFG1
TRISH0
RH0
LATH0
PCFG0
60
60
60
59
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。