- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11251 > PIC17C752T-16I/PT (Microchip Technology)IC MCU OTP 8KX16 A/D PWM 64TQFP PDF資料下載
參數(shù)資料
| 型號： | PIC17C752T-16I/PT |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 142/159頁 |
| 文件大小： | 0K |
| 描述： | IC MCU OTP 8KX16 A/D PWM 64TQFP |
| 產(chǎn)品培訓模塊： | Asynchronous Stimulus |
| 標準包裝： | 1,200 |
| 系列： | PIC® 17C |
| 核心處理器： | PIC |
| 芯體尺寸： | 8-位 |
| 速度： | 16MHz |
| 連通性： | I²C，SPI，UART/USART |
| 外圍設備： | 欠壓檢測/復位，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 50 |
| 程序存儲器容量： | 16KB（8K x 16） |
| 程序存儲器類型： | OTP |
| RAM 容量： | 454 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 4.5 V ~ 5.5 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 12x10b |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 64-TQFP |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁當前第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
PIC17C7XX
DS30289B-page 82
2000 Microchip Technology Inc.
10.5
PORTE and DDRE Register
PORTE is a 4-bit bi-directional port. The corresponding
data direction register is DDRE. A ’1’ in DDRE config-
ures the corresponding port pin as an input. A ’0’ in the
DDRE register configures the corresponding port pin
as an output. Reading PORTE reads the status of the
pins, whereas writing to PORTE will write to the port
latch. PORTE is multiplexed with the system bus.
When operating as the system bus, PORTE contains
the
control
signals
for
the
address/data
bus
(AD15:AD0). These control signals are Address Latch
Enable (ALE), Output Enable (OE) and Write (WR).
The control signals OE and WR are active low signals.
The timing for the system bus is shown in the Electrical
Specifications section.
Example 10-5 shows an instruction sequence to initial-
ize PORTE. The Bank Select Register (BSR) must be
selected to Bank 1 for the port to be initialized. The fol-
lowing example uses the MOVLB instruction to load the
BSR register for bank selection.
EXAMPLE 10-5:
INITIALIZING PORTE
FIGURE 10-11:
BLOCK DIAGRAM OF RE2:RE0 (IN I/O PORT MODE)
Note:
Three pins of this port are configured as
the system bus when the device’s configu-
ration bits are selected to Microprocessor
or Extended Microcontroller modes. The
other pin is a general purpose I/O or
Capture4 pin. In the two other micro-
controller modes, RE2:RE0 are general
purpose I/O pins.
MOVLB
1
; Select Bank 1
CLRF
PORTE, F
; Initialize PORTE data
; latches before setting
; the data direction
; register
MOVLW
0x03
; Value used to initialize
; data direction
MOVWF
DDRE
; Set RE<1:0> as inputs
; RE<3:2> as outputs
; RE<7:4> are always
; read as ’0’
Note: I/O pins have protection diodes to VDD and VSS.
Q
D
CK
TTL
0
1
Q
D
CK
R
S
Input
Buffer
Port
Data
Data Bus
RD_PORTE
WR_PORTE
RD_DDRE
WR_DDRE
EX_EN
CNTL
DRV_SYS
System Bus
Control
發(fā)布緊急采購，3分鐘左右您將得到回復。