參數(shù)資料
型號： PIC16C771-E/P
廠商： Microchip Technology
文件頁數(shù)： 206/220頁
文件大小： 0K
描述： IC MCU CMOS A/D 4K 20MHZ 20-DIP
產品培訓模塊： Asynchronous Stimulus
標準包裝： 22
系列： PIC® 16C
核心處理器： PIC
芯體尺寸： 8-位
速度： 20MHz
連通性： I²C，SPI
外圍設備： 欠壓檢測/復位，POR，PWM，WDT
輸入/輸出數(shù)： 15
程序存儲器容量： 7KB（4K x 14）
程序存儲器類型： OTP
RAM 容量： 256 x 8
電壓 - 電源 (Vcc/Vdd)： 4 V ~ 5.5 V
數(shù)據(jù)轉換器： A/D 6x12b
振蕩器型： 內部
工作溫度： -40°C ~ 125°C
封裝/外殼： 20-DIP（0.300"，7.62mm）
包裝： 管件
配用： AC164028-ND - MODULE SKT PROMATEII 20SOIC/DIP
其它名稱： PIC16C771E/P
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁當前第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁
PIC16C717/770/771
DS41120B-page 84
Advance Information
2002 Microchip Technology Inc.
9.2.7
MULTI-MASTER OPERATION
In Multi-Master mode, the interrupt generation on the
detection of the START and STOP conditions allows
the determination of when the bus is free. The STOP
(P) and START (S) bits are cleared from a RESET or
when the MSSP module is disabled. Control of the I2C
bus may be taken when bit P (SSPSTAT<4>) is set, or
the bus is idle with both the S and P bits clear. When
the bus is busy, enabling the SSP Interrupt will gener-
ate the interrupt when the STOP condition occurs.
In multi-master operation, the SDA line must be moni-
tored for arbitration to see if the signal level is the
expected output level. This check is performed in hard-
ware, with the result placed in the BCLIF bit.
The states where arbitration can be lost are:
Address Transfer
Data Transfer
A START Condition
A Repeated START Condition
An Acknowledge Condition
Refer to Application Note AN578, "Use of the SSP
Module in the I2C Multi-Master Environment."
9.2.8
I2C MASTER OPERATION
Master mode is enabled by setting and clearing the
appropriate SSPM bits in SSPCON and by setting the
SSPEN bit. Once Master mode is enabled, the user
has six options.
1.
Assert a START condition on SDA and SCL.
2.
Assert a Repeated START condition on SDA
and SCL.
3.
Write to the SSPBUF register initiating transmis-
sion of data/address.
4.
Generate a STOP condition on SDA and SCL.
5.
Configure the I2C port to receive data.
6.
Generate an Acknowledge condition at the end
of a received byte of data.
The master device generates all serial clock pulses and
the START and STOP conditions. A transfer is ended
with a STOP condition or with a Repeated START con-
dition. Since the Repeated START condition is also the
beginning of the next serial transfer, the I2C bus will not
be released.
9.2.9
BAUD RATE GENERATOR
The baud rate generator used for SPI mode operation
is used in the I2C Master mode to set the SCL clock fre-
quency. Standard SCL clock frequencies are 100 kHz,
400 kHz, and 1 MHz. One of these frequencies can be
achieved by setting the SSPADD register to the appro-
priate number for the selected Fosc frequency. One
half of the SCL period is equal to
[(SSPADD+1)
2]/Fosc.
The baud rate generator reload value is contained in
the lower seven bits of the SSPADD register (Figure 9-
14). When the BRG is loaded with this value, the BRG
counts down to 0 and stops until another reload occurs.
The BRG count is decremented twice per instruction
cycle (TCY) on the Q2 and Q4 clock.
In I2C Master mode, the BRG is reloaded automatically
provided that the SCL line is sampled high. For exam-
ple, if Clock Arbitration is taking place, the BRG reload
will be suppressed until the SCL line is released by the
slave allowing the pin to float high (Figure 9-15).
FIGURE 9-14:
BAUD RATE GENERATOR
BLOCK DIAGRAM
Note:
The MSSP Module, when configured in I2C
Master mode, does not allow queueing of
events. For instance, the user is not
allowed to initiate a START condition and
immediately write the SSPBUF register to
initiate transmission before the START
condition is complete. In this case, the
SSPBUF will not be written to, and the
WCOL bit will be set, indicating that a write
to the SSPBUF did not occur.
SSPM<3:0>
BRG Down Counter
BRG CLKOUT
Fosc/2
SSPADD<6:0>
SSPM<3:0>
SCL
Reload
Control
Reload
相關PDF資料
PDF描述
VE-B6W-CU-F3 CONVERTER MOD DC/DC 5.5V 200W
PIC16LC717-E/SO IC MCU OTP 2KX14 A/D PWM 18SOIC
VE-B3Y-IV CONVERTER MOD DC/DC 3.3V 99W
VE-B3X-IX-S CONVERTER MOD DC/DC 5.2V 75W
VE-B3W-IX-S CONVERTER MOD DC/DC 5.5V 75W
相關代理商/技術參數(shù)
參數(shù)描述
PIC16C771-I/P 功能描述:8位微控制器 -MCU 7KB 256 RAM 16 I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
PIC16C771-I/P 制造商:Microchip Technology Inc 功能描述:IC 8BIT CMOS MCU 16C771 DIP20
PIC16C771-I/SO 功能描述:8位微控制器 -MCU 7KB 256 RAM 16 I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
PIC16C771-I/SO 制造商:Microchip Technology Inc 功能描述:8BIT CMOS MCU SMD 16C771 SOIC20
PIC16C771-I/SO 制造商:Microchip Technology Inc 功能描述:Microcontroller IC Number of I/Os:15
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*