- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385690 > P2V28S20DTP-7 (Vanguard International Semiconductor Corporation) 128Mb SDRAM Specification PDF資料下載
參數(shù)資料
| 型號(hào)： | P2V28S20DTP-7 |
| 廠商： | Vanguard International Semiconductor Corporation |
| 英文描述： | 128Mb SDRAM Specification |
| 中文描述： | 128Mb的SDRAM內(nèi)存規(guī)格 |
| 文件頁數(shù)： | 31/51頁 |
| 文件大?。?/td> | 652K |
| 代理商： | P2V28S20DTP-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
128Mb Synchronous DRAM
JULY.2000
Rev.2.2
P2V28S20ATP-7,-75,-8 (4-BANK x 8,388,608-WORD x 4-BIT)
P2V28S30ATP-7,-75,-8 (4-BANK x 4,194,304-WORD x 8-BIT)
P2V28S40ATP-7,-75,-8 (4-BANK x 2,097,152-WORD x 16-BIT)
Page-30
DQM Function(CL=3)
DQM CONTROL
DQM is a dual function signal defined as the data mask for
writes and the output disable for reads. During writes, DQM(U,L)
masks input data word by word. DQM(U,L) to write mask latency
is 0. During reads, DQM(U,L) forces output to Hi-Z word by word.
DQM(U,L) to output Hi-Z latency is 2.
CLK
Command
DQ
Write
D0
D2
D3
DQM
READ
Q0
Q1
Q3
masked by DQM(U,L)=H
disabled by DQM(U,L)=H
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P2V28S30ATP-7 | 128Mb SDRAM Specification |
| P2V28S30ATP-75 | 128Mb SDRAM Specification |
| P2V28S30ATP-8 | 128Mb SDRAM Specification |
| P4C1256L55DCLF | LOW POWER 32K x 8 STATIC CMOS RAM |
| P4C1256L55DILF | LOW POWER 32K x 8 STATIC CMOS RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P2V28S30ATP-7 | 制造商:VML 制造商全稱:VML 功能描述:128Mb SDRAM Specification |
| P2V28S30ATP-75 | 制造商:VML 制造商全稱:VML 功能描述:128Mb SDRAM Specification |
| P2V28S30ATP-8 | 制造商:VML 制造商全稱:VML 功能描述:128Mb SDRAM Specification |
| P2V28S40ATP-7 | 制造商:VML 制造商全稱:VML 功能描述:128Mb SDRAM Specification |
| P2V28S40ATP-75 | 制造商:VML 制造商全稱:VML 功能描述:128Mb SDRAM Specification |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。