- 您現(xiàn)在的位置：買賣IC網 > PDF目錄224641 > OR2C15A-6BC352I (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數資料
| 型號： | OR2C15A-6BC352I |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場可編程門陣列 |
| 文件頁數： | 71/192頁 |
| 文件大?。?/td> | 3148K |
| 代理商： | OR2C15A-6BC352I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Data Sheet
ORCA Series 2 FPGAs
June 1999
162
Lucent Technologies Inc.
Timing Characteristics (continued)
Notes:
The RCLK period consists of seven CCLKs for RCLK low and one CCLK for RCLK high.
Serial data is transmitted out on DOUT 1.5 CCLK cycles after the byte is input D[7:0]
f.44(F)
Figure 67. Master Parallel Configuration Mode Timing Diagram
Table 49. Series 2 Master Parallel Configuration Mode Timing Characteristics
OR2CxxA Commercial: VDD = 5.0 V ± 5%, 0 °C
≤ TA ≤ 70 °C; OR2CxxA Industrial: VDD = 5.0 V ± 10%, –40 °C ≤ TA ≤ +85 °C.
OR2TxxA/B Commercial: VDD = 3.0 V to 3.6 V, 0 °C
≤ TA ≤ 70 °C; OR2TxxA/B Industrial: VDD = 3.0 V to 3.6 V,
–40 °C
≤ TA ≤ +85 °C.
Parameter
Symbol
Min
Max
Unit
RCLK to Address Valid
TAV
0
200
ns
D[7:0] Setup Time to RCLK High
TS
60
—
ns
D[7:0] Hold Time to RCLK High
TH
0—
ns
RCLK Low Time (M3 = 0)
TCL
462
1855
ns
RCLK High Time (M3 = 0)
TCH
66
265
ns
RCLK Low Time (M3 = 1)
TCL
3696
14840
ns
RCLK High Time (M3 = 1)
TCH
528
2120
ns
CCLK to DOUT
TD
—30
ns
A[17:0]
RCLK
D[7:0]
TCL
TCH
TAV
CCLK
DOUT
TH
TS
BYTE N
BYTE N + 1
D0
D1
D2
D3
D4
D5
D6
D7
TD
相關PDF資料 |
PDF描述 |
|---|---|
| OR2C15A-6BC84 | Field-Programmable Gate Arrays |
| OR2C15A-6BC84I | Field-Programmable Gate Arrays |
| OR2C15A-6J208 | Field-Programmable Gate Arrays |
| OR2C15A-6J208I | Field-Programmable Gate Arrays |
| OR2C15A-6J240 | Field-Programmable Gate Arrays |
相關代理商/技術參數 |
參數描述 |
|---|---|
| OR2C26A-2PS208I | 制造商:Orca 功能描述:Field-Programmable Gate Array, 576 Cell, 208 Pin, Plastic, QFP |
| OR2C26A3BA352I-DB | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Lattice Semiconductor Corporation 功能描述: |
| OR2C26A3PS208I-DB | 功能描述:FPGA - 現(xiàn)場可編程門陣列 2304 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| OR2C26A3PS208-N-DB | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Lattice Semiconductor Corporation 功能描述: |
| OR2C26A3PS240I-DB | 功能描述:FPGA - 現(xiàn)場可編程門陣列 2304 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。