- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄268229 > OR2C06A4T100-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 144 CLBS, 6900 GATES, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | OR2C06A4T100-DB |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 144 CLBS, 6900 GATES, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 52/196頁 |
| 文件大?。?/td> | 1393K |
| 代理商： | OR2C06A4T100-DB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
Data Sheet
November 2006
ORCA Series 2 FPGAs
Lattice Semiconductor
145
Timing Characteristics (continued)
Table 38A. OR2CxxA and OR2TxxA Asynchronous Memory Read During Write, Clocking Data into Latch/
Flip-Flop (MA/MB Modes)
OR2CxxA Commercial: VDD = 5.0 V ± 5%, 0 °C
≤ TA ≤ 70 °C; OR2CxxA Industrial: VDD = 5.0 V ± 10%, –40 °C ≤ TA ≤ +85 °C.
OR2TxxA Commercial: VDD = 3.0 V to 3.6 V, 0 °C
≤ TA ≤ 70 °C; OR2TxxA Industrial: VDD = 3.0 V to 3.6 V, –40 °C ≤ TA ≤
+85 °C.
Parameter
Symbol
Speed
Unit
-3
-4
-5
-6
-7
Min Max Min Max Min Max Min Max Min Max
Setup Time (TJ = 85 °C, VDD = min):
Address to Clock (A[3:0], B[3:0] to CK)
Write Enable (WREN) to Clock (A4/B4 to CK)
Write-port Enable (WPE) to Clock (C0 to CK)
Data (WD[3:0] to CK)
MEM*_ASET
MEM*_WRSET
MEM*_PWRSET
MEM*_DSET
1.8
4.4
5.9
2.6
—
1.2
3.8
4.8
2.6
—
1.1
3.4
4.3
2.3
—
1.0
3.1
4.0
2.2
—
1.0
3.0
3.9
2.1
—
ns
Hold Time (TJ = All, VDD = All): All
TH
0.0
—
0.0
—
0.0
—
0.0
—
0.0
—
ns
Clock to PFU Out (CK to Q[3:0])—Register
REG_DEL
—
2.0
—
1.9
—
1.5
—
1.3
—
1.0
ns
Table 38B. OR2TxxB Asynchronous Memory Read During Write, Clocking Data into Latch/Flip-Flop
(MA/MB Modes)
OR2TxxB Commercial: VDD = 3.0 V to 3.6 V, 0 °C
≤ TA ≤ 70 °C; OR2TxxB Industrial: VDD = 3.0 V to 3.6 V, –40 °C ≤ TA ≤
+85 °C.
Parameter
Symbol
Speed
Unit
-7
-8
Min
Max
Min
Max
Setup Time (TJ = 85 °C, VDD = min):
Address to Clock (A[3:0], B[3:0] to CK)
Write Enable (WREN) to Clock (A4/B4 to CK)
Write-port Enable (WPE) to Clock (C0 to CK)
Data (WD[3:0] to CK)
MEM*_ASET
MEM*_WRSET
MEM*_PWRSET
MEM*_DSET
0.9
2.9
3.7
2.0
—
0.8
2.5
3.2
1.7
—
ns
Hold Time (TJ = all, VDD = all): All
TH
0.0
—
0.0
—
ns
Clock to PFU Out (CK to Q[3:0])—Register
REG_DEL
—
1.0
—
1.0
ns
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關PDF資料 |
PDF描述 |
|---|---|
| OR2C15A-2B256 | FPGA, 400 CLBS, 15000 GATES, PBGA256 |
| OR2C15A-3B256 | FPGA, 400 CLBS, 15000 GATES, PBGA256 |
| OR2C15A-4B256 | FPGA, 400 CLBS, 15000 GATES, PBGA256 |
| OR2C15A-2B256I | FPGA, 400 CLBS, 15000 GATES, PBGA256 |
| OR2C15A-3B256I | FPGA, 400 CLBS, 15000 GATES, PBGA256 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| OR2C06A-4T100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-4T144 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A4T144-DB | 功能描述:FPGA - 現(xiàn)場可編程門陣列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| OR2C06A-4T144I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-4T160 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復。