- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224626 > OR2C06A-6J240I (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號(hào)： | OR2C06A-6J240I |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場可編程門陣列 |
| 文件頁數(shù)： | 134/192頁 |
| 文件大?。?/td> | 3148K |
| 代理商： | OR2C06A-6J240I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁當(dāng)前第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Data Sheet
ORCA Series 2 FPGAs
June 1999
46
Lucent Technologies Inc.
Configuration Data Format (continued)
Table 9. Configuration Frame Format and Contents
Note:
For slave parallel mode, the byte containing the preamble must be 11110010. The number of leading header dummy bits must
be (n * 8) + 4, where n is any nonnegative integer and the number of trailing dummy bits must be (n * 8), where n is any positive
integer. The number of stop bits/frame for slave parallel mode must be (x * 8), where x is a positive integer. Note also that the bit
stream generator tool supplies a bit stream which is compatible with all configuration modes, including slave parallel mode.
Header
11111111
Leading header—4 bits minimum dummy bits
0010
Preamble
24-Bit Length Count
Configuration frame length
1111
Trailing header—4 bits minimum dummy bits
ID Frame
(Optional)
0
Frame start
P—1
Must be set to 1 to indicate data frame
C—0
Must be set to 0 to indicate uncompressed
Opar, Epar
Frame parity bits
Addr[10:0] =
11111111111
ID frame address
Prty_En
Set to 1 to enable parity
Reserved [42:0]
Reserved bits set to 0
ID
20-bit part ID
111
Three or more stop bits (high) to separate frames
Configuration
Data
Frame
(repeated for
each data frame)
0
Frame start
P—1 or 0
1 indicates data frame; 0 indicates all frames are written
C—1 or 0
Uncompressed—0 indicates data and address are supplied;
Compressed—1 indicates only address is supplied
Opar, Epar
Frame parity bits
Addr[10:0]
Column address in FPGA to be written
A
Alignment bit (different number of 0s needed for each part)
1
Write bit—used in uncompressed data frame
Data Bits
Needed only in an uncompressed data frame
..
111
One or more stop bits (high) to separate frames
End of
Configuration
0010011111111111
16 bits—00 indicates all frames are written
Postamble
111111 . . . . .
Additional 1s
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR2C06A-6J256 | Field-Programmable Gate Arrays |
| OR2C06A-6J256I | Field-Programmable Gate Arrays |
| OR2C06A-6M100 | CAP 0.022UF 100V 10% NP0(C0G) SMD-1808 BULK TIN/LEAD/ALLOY S-MIL-PRF-55681 |
| OR2C06A-6M100I | Field-Programmable Gate Arrays |
| OR2C06A-6M144 | Field-Programmable Gate Arrays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR2C06A-6J256 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-6J256I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-6J84 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-6J84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2C06A-6M100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。