參數(shù)資料
型號: MR80C32-12/883:RD
廠商: ATMEL CORP
元件分類: 微控制器/微處理器
英文描述: 8-BIT, 12 MHz, MICROCONTROLLER, CQCC44
封裝: LCC-44
文件頁數(shù): 39/257頁
文件大小: 1840K
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
133
ATmega8515(L)
2512K–AVR–01/10
SPI Status Register – SPSR
Bit 7 – SPIF: SPI Interrupt Flag
When a serial transfer is complete, the SPIF Flag is set. An interrupt is generated if
SPIE in SPCR is set and global interrupts are enabled. If SS is an input and is driven low
when the SPI is in Master mode, this will also set the SPIF Flag. SPIF is cleared by
hardware when executing the corresponding interrupt handling vector. Alternatively, the
SPIF bit is cleared by first reading the SPI Status Register with SPIF set, then accessing
the SPI Data Register (SPDR).
Bit 6 – WCOL: Write COLlision Flag
The WCOL bit is set if the SPI Data Register (SPDR) is written during a data transfer.
The WCOL bit (and the SPIF bit) are cleared by first reading the SPI Status Register
with WCOL set, and then accessing the SPI Data Register.
Bit 5..1 – Res: Reserved Bits
These bits are reserved bits in the ATmega8515 and will always read as zero.
Bit 0 – SPI2X: Double SPI Speed Bit
When this bit is written logic one the SPI speed (SCK Frequency) will be doubled when
the SPI is in Master mode (see Table 58). This means that the minimum SCK period will
be two CPU clock periods. When the SPI is configured as Slave, the SPI is only guaran-
teed to work at f
osc/4 or lower.
The SPI interface on the ATmega8515 is also used for Program memory and EEPROM
downloading or uploading. See page 193 for Serial Programming and verification.
SPI Data Register – SPDR
The SPI Data Register is a read/write register used for data transfer between the Regis-
ter File and the SPI Shift Register. Writing to the register initiates data transmission.
Reading the register causes the Shift Register Receive buffer to be read.
Bit
7654
321
0
SPIF
WCOL
SPI2X
SPSR
Read/Write
R
RRRR
RR
R/W
Initial Value
0000
000
0
Bit
7654
321
0
MSB
LSB
SPDR
Read/Write
R/W
Initial Value
X
Undefined
相關(guān)PDF資料
PDF描述
MD80C52TXXX-30:D 8-BIT, MROM, 30 MHz, MICROCONTROLLER, CDIP40
S83C154DXXX-12R 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQCC44
MR83C154CXXX-L16P883 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44
MQ83C154TXXX-12P883D 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CQFP44
MQ80C52XXX-30/883R 8-BIT, MROM, 30 MHz, MICROCONTROLLER, CQFP44
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MR80C32-16 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller
MR80C32-20 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller
MR80C32-25 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller
MR80C32-30 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller
MR80C32-36 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller