- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄26839 > MPC9990FAR2 (MOTOROLA INC) PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP48 PDF資料下載
參數(shù)資料
| 型號： | MPC9990FAR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 時鐘及定時 |
| 英文描述： | PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP48 |
| 封裝： | PLASTIC, LQFP-48 |
| 文件頁數(shù)： | 4/10頁 |
| 文件大小： | 203K |
| 代理商： | MPC9990FAR2 |
MPC9990
MOTOROLA ADVANCED CLOCK DRIVERS DEVICE DATA
289
FB
QFB
VCCO
QB0
QB1
VCCO
QB2
FB
VCCO
QA3
QA4
VCCO
VCC
QA5
QA6
VCCO
BSEL
VCC
GND
ASEL
[0]
ASEL
[1]
VCO_SEL
TEST
MR
CLK
37
38
39
40
41
42
43
44
45
46
47
48
24
23
22
21
20
19
18
17
16
15
14
13
12
3456
789
10
11
12
36
35
34
33
32
31
30
29
28
27
26
25
MPC9990
OE
GND
VCCA
GND
QSYNC
VCCO
QA0
QA1
VCCO
QA2
Figure 3. 48–Lead Package Pinout (Top View)
Table 2: Pin configuration
Pin
I/O
Type
Internal resistor
Description
CLK, CLK
Input
LVPECL
CLK: pull-down, CLK: pull-up
Differential clock frequency input
FB, FB
Input
HSTLL
FB: pull-down, FB: pull-up
Differential feedback input
QAn, QAn
Output
HSTL
Bank A outputs
QBn, QBn
Output
HSTL
Bank B outputs
QSYNC, QSYNC
Output
HSTL
Synchronization output
QFB, QFB
Output
HSTL
Differential feedback output
VCO_SEL
Input
LVCMOS
pull-down
Selection of operating frequency range
ASEL[0:1]
Input
LVCMOS
pull-down
Selection of bank A output frequency
BSEL
Input
LVCMOS
pull-down
Selection of bank B output frequency
TEST
Input
LVCMOS
pull-down
Selection of PLL operation or TEST mode (PLL bypass)
MR
Input
LVCMOS
pull-up
Master reset. Assertion of master reset required on startup
OE
Input
LVCMOS
pull-up
Output enable
VCCA
Power supply
Analog power supply, typical 3.3 V
VCC
Power supply
Core power supply, typical 3.3 V
VCCO
Power supply
Output power supply, typical 1.8 V
GND
Ground
Output, analog and core logic ground, 0V (VEE)
2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC9991FAR2 | PLL BASED CLOCK DRIVER, 13 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52 |
| MPC99J93FAR2 | PLL BASED CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32 |
| MPDU281-2.0 | SILICON DELAY LINE, PDIP16 |
| MPDU282-2.0 | SILICON DELAY LINE, PDIP16 |
| MPDU482-4.5 | SILICON DELAY LINE, PDIP24 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC9992 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:3.3 DIFFRERENTIAL ECL/PECL PLL CLOCK GENERATOR |
| MPC9992AC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9992ACR2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9992FA | 功能描述:鎖相環(huán) - PLL 2.5 3.3V 400MHz Clock Generator RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| MPC9992FAR2 | 制造商:Integrated Device Technology Inc 功能描述:PLL Clock Driver Single 32-Pin LQFP T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。