- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17118 > MPC8544DS (Freescale Semiconductor)BOARD DEVELOPMENT SYSTEM 8544 PDF資料下載
參數(shù)資料
| 型號(hào)： | MPC8544DS |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 64/117頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD DEVELOPMENT SYSTEM 8544 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | PowerQUICC III™ |
| 類型： | MPU |
| 適用于相關(guān)產(chǎn)品： | MPC8544 |
| 所含物品： | 板 |
| 相關(guān)產(chǎn)品： | MPC8544EDVTANG-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544EDVTALF-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544EAVTARJ-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544EAVTAQG-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544EAVTANG-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544EAVTALF-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544DVTANG-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544DVTALF-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544AVTARJ-ND - IC MPU POWERQUICC III 783-FCBGA MPC8544AVTAQG-ND - IC MPU POWERQUICC III 783-FCBGA 更多... |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當(dāng)前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
MPC8544E PowerQUICC III Integrated Processor Hardware Specifications, Rev. 6
50
Freescale Semiconductor
Local Bus
Local bus clock to data valid for LAD/LDP
tLBKLOV2
—
1.6
ns
4
Local bus clock to address valid for LAD, and LALE
tLBKLOV3
—
1.6
ns
4
Output hold from local bus clock (except LAD/LDP and
LALE)
tLBKLOX1
–4.1
—
ns
4
Output hold from local bus clock for LAD/LDP
tLBKLOX2
–4.1
—
ns
4
Local bus clock to output high Impedance (except
LAD/LDP and LALE)
tLBKLOZ1
—
1.4
ns
7
Local bus clock to output high impedance for LAD/LDP
tLBKLOZ2
—
1.4
ns
7
Notes:
1. The symbols used for timing specifications follow the pattern of t(first two letters of functional block)(signal)(state)(reference)(state) for
inputs and t(first two letters of functional block)(reference)(state)(signal)(state) for outputs. For example, tLBIXKH1 symbolizes local bus
timing (LB) for the input (I) to go invalid (X) with respect to the time the tLBK clock reference (K) goes high (H), in this case
for clock one (1). Also, tLBKHOX symbolizes local bus timing (LB) for the tLBK clock reference (K) to go high (H), with respect
to the output (O) going invalid (X) or output hold time.
2. All timings are in reference to local bus clock for PLL bypass mode. Timings may be negative with respect to the local bus
clock because the actual launch and capture of signals is done with the internal launch/capture clock, which proceeds LCLK
by tLBKHKT.
3. Maximum possible clock skew between a clock LCLK[m] and a relative clock LCLK[n]. Skew measured between
complementary signals at BVDD/2.
4. All signals are measured from BVDD/2 of the rising edge of local bus clock for PLL bypass mode to 0.4 × BVDD of the signal
in question for 3.3-V signaling levels.
5. Input timings are measured at the pin.
6. The value of tLBOTOT is the measurement of the minimum time between the negation of LALE and any change in LAD.
7. For purposes of active/float timing measurements, the Hi-Z or off state is defined to be when the total current delivered
through the component pin is less than or equal to the leakage current specification.
Table 48. Local Bus General Timing Parameters—PLL Bypassed (continued)
Parameter
Symbol1
Min
Max
Unit
Notes
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KITPRESSURE1EVB | KIT EVALUATION SENSOR TOOLBOX |
| RBC18DRYI | CONN EDGECARD 36POS DIP .100 SLD |
| AIRD-02-6R8K | INDUCTOR PWR DRUM CORE 6.8UH |
| VI-J5W-EZ | CONVERTER MOD DC/DC 5.5V 25W |
| AT-S-26-4/4/S-14-R | MOD CORD STANDARD 4-4 SILVER 14' |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC8544DVTALF | 功能描述:微處理器 - MPU PQ3 8544 COMMERCIAL RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8544DVTALFA | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC PQ38K 8544 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| MPC8544DVTANG | 功能描述:微處理器 - MPU PQ3 8544 COMMERCIAL RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8544DVTANGA | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC PQ38K 8544 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| MPC8544EAVTALF | 功能描述:微處理器 - MPU PQ3 8544E Netwrk Comm Indstrl Cntrl RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。