- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45368 > MPC8541CVTAJE (FREESCALE SEMICONDUCTOR INC) 32-BIT, 533 MHz, RISC PROCESSOR, PBGA783 PDF資料下載
參數(shù)資料
| 型號： | MPC8541CVTAJE |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 533 MHz, RISC PROCESSOR, PBGA783 |
| 封裝： | 29 X 29 MM, 3.75 MM HEIGHT, 1 MM PITCH, LEAD FREE, FLIP CHIP, PLASTIC, BGA-783 |
| 文件頁數(shù)： | 10/88頁 |
| 文件大?。?/td> | 1221K |
| 代理商： | MPC8541CVTAJE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
MPC8541E PowerQUICC III Integrated Communications Processor Hardware Specification, Rev. 3.2
18
Freescale Semiconductor
DDR SDRAM
Figure 3 shows the DDR SDRAM output timing for address skew with respect to any MCK.
Figure 3. Timing Diagram for tAOSKEW Measurement
Figure 4 shows the DDR SDRAM output timing diagram for the source synchronous mode.
Figure 4. DDR SDRAM Output Timing Diagram for Source Synchronous Mode
ADDR/CMD
MCK[n]
tMCK
tAOSKEWmax)
CMD
NOOP
tAOSKEW(min)
ADDR/CMD
CMD
NOOP
ADDR/CMD
tDDKHAS ,tDDKHCS
tDDKHMH
tDDKLDS
tDDKHDS
MDQ[x]
MDQS[n]
MCK[n]
tMCK
tDDKLDX
tDDKHDX
D1
D0
tDDKHAX ,tDDKHCX
Write A0
NOOP
tDDKLME
tDDKHMP
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。