- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45336 > MN10SFA5K (PANASONIC CORP) 32-BIT, FLASH, 60 MHz, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | MN10SFA5K |
| 廠商： | PANASONIC CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, FLASH, 60 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | 18 X 18 MM, 0.65 MM PITCH, PLASTIC, QFP-100 |
| 文件頁數(shù)： | 23/534頁 |
| 文件大?。?/td> | 3445K |
| 代理商： | MN10SFA5K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁
Chapter 5
Interrupt Controller
Interrupt Controller Operation
V - 35
5.3
Interrupt Controller Operation
5.3.1
Interrupt Types
■ Reset Interrupts
Reset interrupts are interrupts with the highest priority level, and are generated by setting the NRST pin to “L” or
writing the CHIPRST flag of the reset control register from “0” to “1”. Registers are initialized by the reset inter-
rupt, and a program is executed from 0’x40000000 address. Refer to [2.7.2 Reset Mode] for further details.
■ Non-maskable Interrupts
Non-maskable interrupts accept interrupts regardless of the values of the PSW interrupt enable flag (IE) and inter-
rupt mask level IM2 to IM0. When the non-maskable interrupt is accepted, it branches to the interrupt processing
program located at the addressees from 0x40000009~0x4003FFFF. After accessing the NMICR register to ana-
lyze the interrupt factor, perform the interrupt processing and cancel the interrupt factor, the interrupt processing
program returns to the normal program by the RTI instruction.
Non-maskable interrupts have watchdog timer overflow interrupts and system error interrupts.
Watchdog timer overflow interrupt occur when the WDCNE flag in the watchdog timer control register
(WDCTR) is “1” and the watchdog timer overflows. When the watchdog timer interrupt generates, the watchdog
timer overflow interrupt request flag (WDIF) of the non-maskable interrupt control register (NMICR) is set to
“1”.
System error interrupt occur when an unmounted instruction is executed or other fatal error occurs. When the sys-
tem error interrupt generates, the system error interrupt request flag (SYSEF) of the NMICR register is set to “1”.
..
Interrupt Condition Register(ISR:0x00008034) is available for development of OS and
debugging.
..
■ Level Interrupts
Level interrupts are interrupts that can control the interrupt level through the interrupt enable flag (IE) of the PSW
and interrupt mask level (IM2 to IM0). The Level interrupts are interrupts from the interrupt group controllers
external to the CPU core (in other word, peripheral interrupts), and correspond the groups and factors indicated in
block diagrams (Figure 5.1.1 to 5.1.4). Each interrupt group controller includes an interrupt control register
(GnICR); and, the interrupt priority level can be set per interrupt group. It is also possible to set the same inter-
rupt priority level in the interrupt groups. If interrupts of the same priority level are generated simultaneously, the
interrupts are accepted in the order of priority set by hardware (the group with the smallest group number takes
the highest priority).
When the level interrupt is accepted, the upper 16 bits branch to “x’4000” and the lower 16 bits branch to the
address of the interrupt vector address register (IVARn) corresponding to the interrupt level by hardware. After
the interrupt processing program accesses the IAGR register to analyze the interrupt group and the GnICR register
to analyze the interrupt factor, perform the interrupt processing and cancel the interrupt factor, it returns to the
normal program by the RTI instruction.
相關PDF資料 |
PDF描述 |
|---|---|
| MN150602 | 4-BIT, MROM, MICROCONTROLLER, PDIP42 |
| MN150832 | 4-BIT, MROM, MICROCONTROLLER, PQFP64 |
| MN150831 | 4-BIT, MROM, MICROCONTROLLER, PQFP44 |
| MN150202 | 4-BIT, MROM, MICROCONTROLLER, PQFP44 |
| MN171603 | 4-BIT, MROM, MICROCONTROLLER, PQFP84 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MN11/4-16 | 制造商:Richco 功能描述: |
| MN1-1/4-32 | 制造商:Richco 功能描述: |
| MN111 | 制造商:Switchcraft 功能描述:Conn 1/4 Phone Jack F 2 POS Solder Lug ST Panel Mount 2 Terminal 1 Port |
| MN112A | 功能描述:CONN JACK 2-COND PHONE SLD LUG RoHS:否 類別:連接器，互連式 >> 套管 - 音頻 系列:Hi-D JAX® MN-11* 標準包裝:1 系列:SealTite® 連接器類型:唱機（RCA）插座 類型:公頭 信號線路:單聲道 插頭/配接插頭直徑:3.20mm 內徑，9.00mm 外徑（RCA） 位置/觸點數(shù):2 導線，2 觸點 內部開關:不包括開關 安裝類型:自由懸掛 端子:壓縮 屏蔽:無屏蔽 特點:- 色彩 - 觸頭:金 觸點材料:- 觸點材料 - 鍍層:- 體座材料:- 體座顏色:銀 工作溫度:- 電壓 - 額定:- 額定電流:- 包裝:散裝 |
| MN112AX | 功能描述:電話連接器 M HI-D-JAX RoHS RoHS:否 制造商:Switchcraft 標準:1/4 in 開關配置:Switched 型式:Female 位置/觸點數(shù)量: 端接類型:Solder 安裝風格:Chassis (Panel) 方向: |
發(fā)布緊急采購，3分鐘左右您將得到回復。