- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄95955 > MK2771-16R (INTEGRATED DEVICE TECHNOLOGY INC) 50 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 PDF資料下載
參數(shù)資料
| 型號(hào)： | MK2771-16R |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 時(shí)鐘產(chǎn)生/分配 |
| 英文描述： | 50 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 |
| 封裝： | SSOP-28 |
| 文件頁數(shù)： | 3/7頁 |
| 文件大?。?/td> | 183K |
| 代理商： | MK2771-16R |
MK2771-16
VCXO AND SET-TOP CLOCK SOURCE
VCXO AND SYNTHESIZER
IDT VCXO AND SET-TOP CLOCK SOURCE
3
MK2771-16
REV G 051310
Pin Descriptions
Pin
Number
Pin
Name
Pin Type
Pin Description
1
PS0
Input
Processor clock select 0. Selects PCLK frequency. See table
above. Internal pull-up resistor.
2
X2
XO
Crystal connection. Connect to a 13.5 MHz fundamental mode
pullable crystal.
3, 10, 11
GND
Power
Connect to ground.
4
X1
XI
Crystal connection. Connect to a 13.5 MHz fundamental mode
pullable crystal.
5, 8, 22
VDD5
Power
Connect to +5 V.
6
VIN
Input
Voltage input to VCXO. Zero to 3 V signal which controls the
frequency of the VCXO.
7
VDDIO
Power
Connect to +3.3 V or +5 V. Amplitude of inputs and outputs will
match this.
9
CS1
Input
Communications clock select pin 1. Selects CCLK 1 and 2 per
table above. Internal pull-up.
12
PCLK
Output
Processor clock output. Determined by status of PS1, PS0.
13
CCLK2
Output
Communications clock output 2 determined by status of CS1,
CS0 per table above.
14
ACLK
Output
Audio clock output. Determined by status of AS2:0 per table
above.
15
13.5M
Output
13.5 MHz VCXO clock output.
16
PS1
Tri-level Input Processor Clock Select 1. Selects PCLK frequency. See table
above. Self-biased to M.
17
CCLK1
Output
Communications clock output 1 determined by status of CS1,
CS0 per table above.
18, 23, 25
27M
Output
27 MHz VCXO clock output.
19, 20, 24
GND
Power
Connect to ground.
21
AS2
Input
Audio clock select 2. Selects ACLK on pin 14. See table above.
Internal pull-up resistor.
26
CS0
Input
Communications clock select pin 0. Selects CCLK 1 and 2 per
table above. Internal pull-up.
27
AS0
Input
Audio clock select 0. Selects ACLK on pin 14. See table above.
Internal pull-up resistor.
28
AS1
Input
Audio clock select 1. Selects ACLK on pin 14. See table above.
Internal pull-up resistor.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MK3233-02STR | 50 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MK3233-02S | 50 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MK3235-01S | 14.3 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MK3235-01SLFTR | 14.3 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MK3235-01STR | 14.3 MHz, OTHER CLOCK GENERATOR, PDSO16 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MK2771-16RLF | 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 VCXO AND SET-TOP CLOCK SOURCE RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| MK2771-16RLFTR | 功能描述:IC CLK SRC VCXO/SET-TOP 28-QSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時(shí)鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| MK2771-16RTR | 功能描述:IC CLK SRC VCXO/SET-TOP 28-QSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
| MK2772-01 | 制造商:ICS 制造商全稱:ICS 功能描述:VCXO and Set-Top Clock Source |
| MK2772-01S | 功能描述:IC CLK SRC VCXO/SET-TOP 20-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。