- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄95955 > MK2771-15R (INTEGRATED DEVICE TECHNOLOGY INC) 100 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 PDF資料下載
參數(shù)資料
| 型號： | MK2771-15R |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 時鐘產(chǎn)生/分配 |
| 英文描述： | 100 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 |
| 封裝： | SSOP-28 |
| 文件頁數(shù)： | 3/7頁 |
| 文件大?。?/td> | 182K |
| 代理商： | MK2771-15R |
MK2771-15
VCXO AND SET-TOP CLOCK SOURCE
VCXO AND SYNTHESIZER
IDT / ICS VCXO AND SET-TOP CLOCK SOURCE
3
MK2771-15
REV F 032204
Pin Descriptions
Pin
Number
Pin
Name
Pin Type
Pin Description
1
PCS0
Input
Processor clock select 0. Selects PCLKs on pins 11 and 12. See
table above. Internal pull-up resistor.
2
X2
XO
Crystal connection. Connect to a pullable 13.5 MHz crystal.
3
X1
XI
Crystal connection. Connect to a pullable 13.5 MHz crystal.
4, 5, 8
VDD
Power
Connect to +5 V.
6
VIN
Input
Voltage input to VCXO. Zero to 3 V signal which controls the
frequency of the VCXO.
7
VDDIO
Power
Connect to +3.3 V or +5 V. Amplitude of inputs must, and outputs
will, match this.
9
SC
Tri-level input Communications clock select pin. Biased to M level if floating
10, 18,
19, 24
GND
Power
Connect to ground.
11
PCLK1
Output
Processor clock output number 1. Determined by status of
PCS2:0.
12
PCLK2
Output
Processor clock output number 2. Determined by status of
PCS2:0.
13
PCS1
Input
Processor clock select 1. Selects PCLKs on pins 11 and 12. See
table above. Internal pull-up resistor.
14
ACLK
Output
Audio clock output. Determined by status of ACS1, ACS0 per
table above.
15
DC
—
Don’t Connect anything to this pin.
16
13.5M
Output
13.50 MHz VCXO clock output.
17
CCLK2
Output
Communications clock output 2 determined by status of SC per
table above.
20
PCS2
Input
Processor clock select 2. Selects PCLKs on pins 11 and 12. See
table above. Internal pull-up resistor.
21, 22
VDD
Power
Connect to +5 V.
23
CCLK1
Output
Communications clock output 1 determined by status of SC per
table above.
25
27M
Output
27.00 MHz VCXO clock output.
26
54M
Output
54.00 MHz VCXO clock output.
27
ACS0
Input
Audio clock select 0. Selects ACLK on pin 14. See table above.
Internal pull-up resistor.
28
ACS1
Input
Audio clock select 1. Selects ACLK on pin 14. See table above.
Internal pull-up resistor.
相關PDF資料 |
PDF描述 |
|---|---|
| MK2771-15RTR | 100 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 |
| MK2771-16RLFTR | 50 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 |
| MK2771-16R | 50 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO28 |
| MK3233-02STR | 50 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| MK3233-02S | 50 MHz, OTHER CLOCK GENERATOR, PDSO16 |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MK2771-15RLF | 功能描述:IC CLK SRC VCXO/SET-TOP 28-QSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應商設備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| MK2771-15RLFTR | 功能描述:時鐘合成器/抖動清除器 VCXO AND SET-TOP CLOCK SOURCE RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| MK2771-15RTR | 功能描述:IC CLK SRC VCXO/SET-TOP 28-QSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:* |
| MK2771-16 | 制造商:ICS 制造商全稱:ICS 功能描述:VCXO and Set-Top Clock Source |
| MK2771-16R | 功能描述:IC CLK SRC VCXO/SET-TOP 28-QSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:* |
發(fā)布緊急采購，3分鐘左右您將得到回復。