參數(shù)資料
型號(hào): MEGA16M1-15MZ
廠商: ATMEL CORP
元件分類: 微控制器/微處理器
英文描述: 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQCC32
封裝: 7 X 7 MM, 0.65 MM PITCH, LEAD FREE, MO-220VKKC, QFN-32
文件頁數(shù): 78/365頁
文件大?。?/td> 6388K
代理商: MEGA16M1-15MZ
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當(dāng)前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁
169
7647F–AVR–04/09
ATmega16/32/64/M1/C1
Bus access conflicts are resolved by bit-wise arbitration on the identifiers involved by each node
observing the bus level bit for bit. This happens in accordance with the "wired and" mechanism,
by which the dominant state overwrites the recessive state. The competition for bus allocation is
lost by all nodes with recessive transmission and dominant observation. All the "losers" automat-
ically become receivers of the message with the highest priority and do not re-attempt
transmission until the bus is available again.
16.2.2
Message Formats
The CAN protocol supports two message frame formats, the only essential difference being in
the length of the identifier. The CAN standard frame, also known as CAN 2.0 A, supports a
length of 11 bits for the identifier, and the CAN extended frame, also known as CAN 2.0 B, sup-
ports a length of 29 bits for the identifier.
16.2.2.1
Can Standard Frame
Figure 16-1. CAN Standard Frames
A message in the CAN standard frame format begins with the "Start Of Frame (SOF)", this is fol-
lowed by the "Arbitration field" which consist of the identifier and the "Remote Transmission
Request (RTR)" bit used to distinguish between the data frame and the data request frame
called remote frame. The following "Control field" contains the "IDentifier Extension (IDE)" bit
and the "Data Length Code (DLC)" used to indicate the number of following data bytes in the
"Data field". In a remote frame, the DLC contains the number of requested data bytes. The "Data
field" that follows can hold up to 8 data bytes. The frame integrity is guaranteed by the following
"Cyclic Redundant Check (CRC)" sum. The "ACKnowledge (ACK) field" compromises the ACK
slot and the ACK delimiter. The bit in the ACK slot is sent as a recessive bit and is overwritten as
a dominant bit by the receivers which have at this time received the data correctly. Correct mes-
sages are acknowledged by the receivers regardless of the result of the acceptance test. The
end of the message is indicated by "End Of Frame (EOF)". The "Intermission Frame Space
(IFS)" is the minimum number of bits separating consecutive messages. If there is no following
bus access by any node, the bus remains idle.
11-bit identifier
ID10..0
Interframe
Space
4-bit DLC
DLC4..0
CRC
del.
ACK
del.
15-bit CRC
0 - 8 bytes
SOF
RTR IDE r0
ACK
7 bits
Intermission
3 bits
Bus Idle
(Indefinite)
Arbitration
Field
Data
Field
Data Frame
Control
Field
End of
Frame
CRC
Field
ACK
Field
Interframe
Space
11-bit identifier
ID10..0
Interframe
Space
4-bit DLC
DLC4..0
CRC
del.
ACK
del.
15-bit CRC
SOF
RTR IDE r0
ACK
7 bits
Intermission
3 bits
Bus Idle
(Indefinite)
Arbitration
Field
Remote Frame
Control
Field
End of
Frame
CRC
Field
ACK
Field
Interframe
Space
相關(guān)PDF資料
PDF描述
MEGA64M1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
MEGA32M1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
MEGA64C1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
MIC74YQSTR 8 I/O, PIA-GENERAL PURPOSE, PDSO16
MIC74YQS 8 I/O, PIA-GENERAL PURPOSE, PDSO16
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MEGA324A-MCH SL383 制造商:Atmel Corporation 功能描述:IC MCU 8BIT 32KB FLASH 44QFN
MEGA32C1-15AZ 制造商:Atmel Corporation 功能描述:
MEGA32C1-15MZ 制造商:Atmel Corporation 功能描述:
MEGA32C1-ESAZ 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash
MEGA32C1-ESMZ 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash