- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10951 > MCIMX357DVM5B (Freescale Semiconductor)PROCESSOR MULTIMEDIA 400PBGA PDF資料下載
參數(shù)資料
| 型號： | MCIMX357DVM5B |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 98/147頁 |
| 文件大?。?/td> | 0K |
| 描述： | PROCESSOR MULTIMEDIA 400PBGA |
| 標準包裝： | 90 |
| 系列： | i.MX35 |
| 核心處理器： | ARM11 |
| 芯體尺寸： | 32-位 |
| 速度： | 532MHz |
| 連通性： | 1 線，CAN，EBI/EMI，以太網(wǎng)，I²C，MMC，SPI，SSI，UART/USART，USB OTG |
| 外圍設(shè)備： | DMA，I²S，LCD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 96 |
| 程序存儲器類型： | ROMless |
| RAM 容量： | 128K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.33 V ~ 1.47 V |
| 振蕩器型： | 外部 |
| 工作溫度： | -20°C ~ 70°C |
| 封裝/外殼： | 400-LFBGA |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
i.MX35 Applications Processors for Industrial and Consumer Products, Rev. 10
Freescale Semiconductor
54
NOTE
SDRAM CLK and DQS-related parameters are measured from the 50%
point—that is, “high” is defined as 50% of signal value and “l(fā)ow” is defined
as 50% of signal value. DDR SDRAM CLK parameters are measured at the
crossing point of SDCLK and SDCLK (inverted clock).
Test conditions are: Capacitance 15 pF for DDR PADS. Recommended
drive strength is Medium for SDCLK and High for Address and controls.
Figure 34. Mobile DDR SDRAM Write Cycle Timing Diagram
Table 43. DDR2 SDRAM Read Cycle Parameter Table
ID
PARAMETER
Symbol
DDR2-400
Unit
Min
Max
DDR24
DQS – DQ Skew (defines the Data valid window in
read cycles related to DQS).
tDQSQ
—0.35
ns
DDR25
DQS DQ in HOLD time from DQS1
1The value was calculated for an SDCLK frequency of 133 MHz by the formula tQH = tHP – tQHS = min (tCL,tCH) – tQHS =
0.45
× tCK – tQHS = 0.45 × 7.5 – 0.45 = 2.925 ns.
tQH
2.925
—
ns
DDR26
DQS output access time from SDCLK posedge
tDQSCK
–0.5
0.5
ns
Table 44. Mobile DDR SDRAM Write Cycle Timing Parameters1
1 Test condition: Measured using delay line 5 programmed as follows: ESDCDLY5[15:0] = 0x0703.
ID
Parameter
Symbol
Min.
Max.
Unit
SD17
DQ and DQM setup time to DQS
tDS
0.95
—
ns
SD18
DQ and DQM hold time to DQS
tDH
0.95
—
ns
SD19
Write cycle DQS falling edge to SDCLK output delay time.
tDSS
1.8
—
ns
SD20
Write cycle DQS falling edge to SDCLK output hold time.
tDSH
1.8
—
ns
SDCLK
DQS (output)
DQ (output)
DQM (output)
Data
DM
SD17
SD18
SD19
SD20
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-26W-IY-F3 | CONVERTER MOD DC/DC 5.5V 50W |
| VI-26V-IY-F4 | CONVERTER MOD DC/DC 5.8V 50W |
| MAX9867ETJ+ | IC STEREO AUD CODEC LP 32TQFN-EP |
| MCIMX357DVM5BR2 | IC MPU I.MX35 400MAPBGA |
| VI-26V-IY-F1 | CONVERTER MOD DC/DC 5.8V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCIMX357DVM5BR2 | 功能描述:處理器 - 專門應用 i.MX35 Auto Apps Processor RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MCIMX35GVMN4A | 制造商:Freescale Semiconductor 功能描述:RINGO MX35 CONSUMER - Trays |
| MCIMX35LPDK | 功能描述:開發(fā)板和工具包 - ARM I.MX35 PRODUCT DEVELOPME RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
| MCIMX35LPDK | 制造商:Freescale Semiconductor 功能描述:I.MX35 Linux Development Kit |
| MCIMX35LPDKJ | 功能描述:開發(fā)板和工具包 - ARM HARDWARE RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
發(fā)布緊急采購，3分鐘左右您將得到回復。