- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11962 > MCHRC705JJ7CPE (Freescale Semiconductor)IC MCU 8BIT 224 BYTES RAM 20PDIP PDF資料下載
參數(shù)資料
| 型號： | MCHRC705JJ7CPE |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 100/164頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU 8BIT 224 BYTES RAM 20PDIP |
| 標(biāo)準(zhǔn)包裝： | 18 |
| 系列： | HC05 |
| 核心處理器： | HC05 |
| 芯體尺寸： | 8-位 |
| 速度： | 2.1MHz |
| 連通性： | SIO |
| 外圍設(shè)備： | POR，溫度傳感器，WDT |
| 輸入/輸出數(shù)： | 14 |
| 程序存儲器容量： | 6KB（6K x 8） |
| 程序存儲器類型： | OTP |
| RAM 容量： | 224 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 4x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 20-DIP（0.300"，7.62mm） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁當(dāng)前第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁
Interrupts
MC68HC705JJ7 MC68HC705JP7 Advance Information Data Sheet, Rev. 4.1
40
Freescale Semiconductor
4.7 Programmable Timer Interrupts
The 16-bit programmable timer can generate an interrupt whenever the following events occur:
Input capture
Output compare
Timer counter overflow
Setting the I bit in the condition code register disables timer interrupts. The controls for these interrupts
are in the timer control register (TCR) located at $0012 and in the status bits in the timer status register
(TSR) located at $0013.
4.7.1 Input Capture Interrupt
An input capture interrupt occurs if the input capture flag (ICF) becomes set while the input capture
interrupt enable bit (ICIE) is also set. The ICF flag bit is in the TSR, and the ICIE enable bit is located in
the TCR. The ICF flag bit is cleared by a read of the TSR with the ICF flag bit set, and then followed by a
read of the LSB of the input capture register (ICRL) or by reset. The ICIE enable bit is unaffected by reset.
4.7.2 Output Compare Interrupt
An output compare interrupt occurs if the output compare flag (OCF) becomes set while the output
compare interrupt enable bit (OCIE) is also set. The OCF flag bit is in the TSR and the OCIE enable bit
is in the TCR. The OCF flag bit is cleared by a read of the TSR with the OCF flag bit set, and then followed
by an access to the LSB of the output compare register (OCRL) or by reset. The OCIE enable bit is
unaffected by reset.
4.7.3 Timer Overflow Interrupt
A timer overflow interrupt occurs if the timer overflow flag (TOF) becomes set while the timer overflow
interrupt enable bit (TOIE) is also set. The TOF flag bit is in the TSR and the TOIE enable bit is in the
TCR. The TOF flag bit is cleared by a read of the TSR with the TOF flag bit set, and then followed by an
access to the LSB of the timer registers (TMRL) or by reset. The TOIE enable bit is unaffected by reset.
4.8 Serial Interrupts
The simple serial interface can generate the following interrupts:
Receive sequence complete
Transmit sequence complete
Setting the I bit in the condition code register disables serial interrupts. The controls for these interrupts
are in the serial control register (SCR) located at $000A and in the status bits in the serial status register
(SSR) located at $000B.
A transfer complete interrupt occurs if the serial interrupt flag (SPIF) becomes set while the serial interrupt
enable bit (SPIE) is also set. The SPIF flag bit is in the serial status register (SSR) located at $000B, and
the SPIE enable bit is located in the serial control register (SCR) located at $000A. The SPIF flag bit is
cleared by a read of the SSR with the SPIF flag bit set, and then followed by a read or write to the serial
data register (SDR) located at $000C. The SPIF flag bit can also be reset by writing a one to the SPIR bit
in the SCR.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCHLC705KJ1CDWE | IC MCU 8BIT 64 BYTES RAM 16-SOIC |
| EFM32GG230F1024 | IC MCU 32BIT 1024KB FLASH 64QFN |
| VJ2225A153JBAAT4X | CAP CER 0.015UF 50V 5% NP0 2225 |
| VE-B6W-CU-B1 | CONVERTER MOD DC/DC 5.5V 200W |
| C8051F005-GQR | IC 8051 MCU 32K FLASH 64TQFP TAP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCHRC705JP7CPE | 制造商:Freescale Semiconductor 功能描述:MCU 8BIT HC05 CISC 6KB EPROM 3.3V/5V 28PDIP - Rail/Tube |
| MCHRC705KJ1CDWE | 功能描述:8位微控制器 -MCU 8B MCU 64 BYTES RAM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| MCHRC705KJ1CPE | 功能描述:IC MCU 1.2K 4MHZ OTP 16-DIP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:HC05 標(biāo)準(zhǔn)包裝:1 系列:87C 核心處理器:MCS 51 芯體尺寸:8-位 速度:16MHz 連通性:SIO 外圍設(shè)備:- 輸入/輸出數(shù):32 程序存儲器容量:8KB（8K x 8） 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4 V ~ 6 V 數(shù)據(jù)轉(zhuǎn)換器:- 振蕩器型:外部 工作溫度:0°C ~ 70°C 封裝/外殼:44-DIP 包裝:管件 其它名稱:864285 |
| MCHRC908JK1CPE | 功能描述:IC MCU 1.5K FLASH 8BIT 20-PDIP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:HC08 標(biāo)準(zhǔn)包裝:1 系列:87C 核心處理器:MCS 51 芯體尺寸:8-位 速度:16MHz 連通性:SIO 外圍設(shè)備:- 輸入/輸出數(shù):32 程序存儲器容量:8KB（8K x 8） 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4 V ~ 6 V 數(shù)據(jù)轉(zhuǎn)換器:- 振蕩器型:外部 工作溫度:0°C ~ 70°C 封裝/外殼:44-DIP 包裝:管件 其它名稱:864285 |
| MCHRC908JK3CPE | 功能描述:IC MCU 4K FLASH 20-PDIP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:HC08 標(biāo)準(zhǔn)包裝:1 系列:87C 核心處理器:MCS 51 芯體尺寸:8-位 速度:16MHz 連通性:SIO 外圍設(shè)備:- 輸入/輸出數(shù):32 程序存儲器容量:8KB（8K x 8） 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4 V ~ 6 V 數(shù)據(jù)轉(zhuǎn)換器:- 振蕩器型:外部 工作溫度:0°C ~ 70°C 封裝/外殼:44-DIP 包裝:管件 其它名稱:864285 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。