
List of Figures
MC68HC908GR8 — Rev 4.0
Technical Data
MOTOROLA
List of Figures
21
15-8
16-1
16-2
16-3
16-4
16-5
16-6
16-7
16-8
16-9
16-10 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . . .217
16-11 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
16-12 Port C Input Pullup Enable Register (PTCPUE). . . . . . . . . . .219
16-13 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .220
16-14 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .222
16-15 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
16-16 Port D Input Pullup Enable Register (PTDPUE). . . . . . . . . . .224
16-17 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .225
16-18 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .226
16-19 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
18-1
SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .234
18-2
SCI I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .235
18-3
SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
18-4
SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237
18-5
SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .242
18-6
Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
18-7
Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246
18-8
Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247
18-9
SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .253
18-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .256
18-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .258
18-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .260
18-13 Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
18-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .264
18-15 SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . . .265
18-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .265
19-1
SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
19-2
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .274
Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .203
I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .206
Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .209
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .210
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
Port A Input Pullup Enable Register (PTAPUE) . . . . . . . . . . .212
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .213
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .214
Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .216
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.