
List of Figures
Technical Data
MC68HC908GR8 — Rev 4.0
20
List of Figures
MOTOROLA
7-4
7-5
7-6
7-7
7-8
7-9
7-10
8-1
8-2
9-1
9-2
10-1
10-2
10-3
10-4
10-5
10-6
11-1
11-2
11-3
11-4
12-1
12-2
12-3
13-1
13-2
13-3
13-4
14-1
14-2
14-3
15-1
15-2
15-3
15-4
15-5
15-6
15-7
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .115
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . .118
PLL Multiplier Select Register High (PMSH) . . . . . . . . . . . . .119
PLL Multiplier Select Register Low (PMSL) . . . . . . . . . . . . . .120
PLL VCO Range Select Register (PMRS) . . . . . . . . . . . . . . .121
PLL Reference Divider Select Register (PMDS) . . . . . . . . . .122
PLL Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . .130
Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . .130
COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .136
CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141
Index register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141
Stack pointer (SP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142
Program counter (PC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
Condition code register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .143
FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . .159
FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . .164
FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . .165
FLASH Block Protect Start Address. . . . . . . . . . . . . . . . . . . .165
IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .169
IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .169
IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . .172
Keyboard Module Block Diagram. . . . . . . . . . . . . . . . . . . . . .177
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
Keyboard Status and Control Register (INTKBSCR) . . . . . . .181
Keyboard Interrupt Enable Register (INTKBIER) . . . . . . . . . .182
LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .185
LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .186
LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .187
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .191
Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . .195
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .198
Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .198
Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . .202
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.