- 您現(xiàn)在的位置：買賣IC網 > PDF目錄45278 > MC8641VU1333KC (FREESCALE SEMICONDUCTOR INC) MICROPROCESSOR, CBGA1023 PDF資料下載
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁
MPC8641 and MPC8641D Integrated Host Processor Hardware Specifications, Rev. 0
Freescale Semiconductor
19
DDR and DDR2 SDRAM
Table 12 provides the PLL lock times.
6
DDR and DDR2 SDRAM
This section describes the DC and AC electrical specifications for the DDR SDRAM interface of the
MPC8641. Note that DDR SDRAM is Dn_GVDD(typ) = 2.5 V and DDR2 SDRAM is
Dn_GVDD(typ) = 1.8 V.
6.1
DDR SDRAM DC Electrical Characteristics
Table 13 provides the recommended operating conditions for the DDR2 SDRAM component(s) of the
MPC8641 when Dn_GVDD(typ) = 1.8 V.
Maximum valid-to-high impedance time for actively
driven POR configs with respect to negation of
HRESET
—
5
SYSCLKs
1
Notes:
1. SYSCLK is the primary clock input for the MPC8641.
2 This is related to HRESET assertion time. Stable PLL configuration inputs are required when a stable SYSCLK is
applied. See the
MPC8641D Integrated Host Processor Reference Manual for more details on the power-on reset
sequence.
Table 12. PLL Lock Times
Parameter/Condition
Min
Max
Unit
Notes
(Platform and E600) PLL lock times
—
100
μs1
Local bus PLL
—
50
μs
Notes:
1. The PLL lock time for e600 PLLs require an additional 255 MPX_CLK cycles.
Table 13. DDR2 SDRAM DC Electrical Characteristics for D
n_GVDD(typ) = 1.8 V
Parameter/Condition
Symbol
Min
Max
Unit
Notes
I/O supply voltage
D
n_GVDD
1.71
1.89
V
1
I/O reference voltage
D
n_MVREF 0.49 × Dn_GVDD
0.51
× Dn_GVDD
V2
I/O termination voltage
VTT
D
n_MVREF –0.0
4
D
n_MVREF + 0.04
V
3
Input high voltage
VIH
D
n_MVREF+0.1
25
D
n_GVDD +0.3
V
Input low voltage
VIL
–0.3
D
n_MVREF – 0.125
V
Output leakage current
IOZ
–50
50
μA4
Table 11. RESET Initialization Timing Specifications
相關PDF資料 |
PDF描述 |
|---|---|
| MC8641HX1000GB | MICROPROCESSOR, CBGA1023 |
| MC8641HX1250JB | MICROPROCESSOR, CBGA1023 |
| MC8641DHX1333GB | MICROPROCESSOR, CBGA1023 |
| MC8641DVU1000KB | MICROPROCESSOR, CBGA1023 |
| MC8641DVU1500NC | MICROPROCESSOR, CBGA1023 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC8641VU1333N | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MC8641VU1500G | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MC8641VU1500H | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MC8641VU1500J | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MC8641VU1500K | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
發(fā)布緊急采購，3分鐘左右您將得到回復。