- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10948 > MC68HC705C9ACFBE (Freescale Semiconductor)IC MCU 8BIT 44-QFP PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC705C9ACFBE |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 118/118頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU 8BIT 44-QFP |
| 標(biāo)準(zhǔn)包裝： | 96 |
| 系列： | HC05 |
| 核心處理器： | HC05 |
| 芯體尺寸： | 8-位 |
| 速度： | 2.1MHz |
| 連通性： | SCI，SPI |
| 外圍設(shè)備： | POR，WDT |
| 輸入/輸出數(shù)： | 24 |
| 程序存儲(chǔ)器容量： | 16KB（16K x 8） |
| 程序存儲(chǔ)器類型： | OTP |
| RAM 容量： | 352 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 3 V ~ 5.5 V |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 44-QFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁當(dāng)前第118頁
3.3-Vdc Control Timing
MC68HC05C9A Advance Information Data Sheet, Rev. 4.1
Freescale Semiconductor
99
12.8 3.3-Vdc Control Timing
Figure 12-4. TCAP Timing Relationships
Characteristic(1)
1. V
DD = 3.3Vdc ± 0.3 Vdc, VSS = 0 Vdc, TA = –40 to +85°C, unless otherwise noted
Symbol
Min
Max
Unit
Frequency of operation
Crystal
External clock
fOSC
—
DC
2.0
MHz
Internal operating frequency (fOSC ÷ 2)
Crystal
External clock
fOP
—
DC
1.0
MHz
Cycle time
tCYC
1000
—
ns
Crystal oscillator startup time
tOXOV
—100
ms
Stop recovery startup time (crystal oscillator)
tILCH
—100
ms
RESET pulse width
tRL
1.5
—
tCYC
Timer
Resolution(2)
Input capture pulse width
Input capture pulse period
2. Because a 2-bit prescaler in the timer must count four internal cycles (t
CYC), this is the limiting minimum factor in determining
the timer resolution.
tRESL
tTH, tTL
tTLTL
4.0
125
(3)
3. The minimum period t
TLTL should not be less than the number of cycle times it takes to execute the capture interrupt service
routine plus 24 t
CYC.
—
tCYC
ns
tCYC
Interrupt pulse width low (edge-triggered)
tILIH
250
—
ns
Interrupt pulse period
tILIL
(4)
4. The minimum t
ILIL should not be less than the number of cycle times it takes to execute the interrupt service routine plus
19 t
CYC.
—
tCYC
OSC1 pulse width
tOH,tOL
200
—
ns
t
TLTL
*
TCAP PIN
t
TH
*
t
TL
*
* Refer to timer resolution data in 12.7 5.0-Vdc Control Timing and 12.8 3.3-Vdc Control Timing.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。