- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45242 > MC68HC08KX8P (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP16 PDF資料下載
參數(shù)資料
| 型號： | MC68HC08KX8P |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP16 |
| 封裝： | PLASTIC, DIP-16 |
| 文件頁數(shù)： | 183/210頁 |
| 文件大小： | 1346K |
| 代理商： | MC68HC08KX8P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁當(dāng)前第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Internal Clock Generator Module (ICG)
MC68HC908KX8 MC68HC908KX2 MC68HC08KX8 Data Sheet, Rev. 2.1
74
Freescale Semiconductor
near 307.2 kHz. For proper operation, EREF must be at least twice as slow as IBASE and IREF must be
at least twice as slow as ECLK.
To guarantee that IREF is slower than ECLK and EREF is slower than IBASE, one of the signals is divided
down. Which signal is divided and by how much is determined by the external slow (EXTSLOW) and
external crystal enable (EXTXTALEN) bits in the CONFIG (or MOR) register, according to the rules in
NOTE
Each signal (IBASE and ECLK) is always divided by four. A longer divider
is used on either IBASE or ECLK based on the EXTSLOW bit.
To conserve size, the long divider (divide by 4096) is also used as an external crystal stabilization divider.
The divider is reset when the external clock generator is turned off or in STOP (ECGEN is clear). When
the external clock generator is first turned on, the external clock generator stable bit (ECGS) will be clear.
This condition automatically selects ECLK as the input to the long divider. The external stabilization clock
(ESTBCLK) will be ECLK divided by 16 when EXTXTALEN is low or 4096 when EXTXTALEN is high.
This time-out allows the crystal to stabilize. The falling edge of ESTBCLK is used to set ECGS (ECGS will
set after a full 16 or 4096 cycles). When ECGS is set, the divider returns to its normal function. ESTBCLK
may be generated by either IBASE or ECLK, but any clocking will only reinforce the set condition. If ECGS
is cleared because the clock monitor determined that ECLK was inactive, the divider will revert to a
stabilization divider. Since this will change the EREF and IREF divide ratios, it is important to turn the
clock monitor off (CMON = 0) after inactivity is detected to ensure valid recovery.
Table 7-2. Clock Monitor Reference Divider Ratios
ICGO
N
ECGON
EC
GS
EXTSLOW
EXTXTALEN
External
Frequency
EREF
Divider
Ratio
EREF
Frequency
ESTBCLK
Divider
Ratio
ESTBCLK
Frequency
IREF
Divider
Ratio(1)
1. U = Unaffected; refer to section of table where ICGON or ECGON is set to 1.
IREF
Frequency
0x
x
U
Off
0
x
0
x
0
Off
0
Off
0
U
11
0
x
0
Minimum
60 Hz
Off
0
16
(ECLK)
3.75 Hz
1*4
76.8 kHz
± 25%
Maximum
32 MHz
2.0 MHz
11
0
x
1
Minimum
30 kHz
Off
0
4096
(ECLK)
7.324 kHz
1*4
76.8 kHz
± 25%
Maximum
8 MHz
1.953 kHz
11
10
0
Minimum
307.2 kHz
128*4
600 Hz
16
(ECLK)
19.2 kHz
1*4
76.8 kHz
± 25%
Maximum
32 MHz
62.5 kHz
2.0 MHz
11
10
1
Minimum
1 MHz
128*4
1.953 kHz
4096
(ECLK)
244 Hz
1*4
76.8 kHz
± 25%
Maximum
8 MHz
15.63 kHz
1.953 kHz
11
0
Minimum
60 Hz
1*4
15 Hz
16
(IBASE)(2)
2. IBASE is always used as the internal frequency (307.2 kHz).
19.2 kHz
± 25%
4096*4
18.75 Hz
± 125%
Maximum
307.2 kHz
76.8 kHz
11
1
Minimum
30 kHz
1*4
7.5 kHz
4096
(IBASE)(2)
75 Hz
± 25%
16*4
4.8 kHz
± 25%
Maximum
100 kHz
25.0 kHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC908KX8VP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP16 |
| MC68HC908KX8CDW | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDSO16 |
| MC68HC908LK24CFQ | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP80 |
| MC68HC908LK24CFU | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP64 |
| MC68HC908LK24CPK | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP80 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08LJ12 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908LJ12 Technical Data |
| MC68HC08LJ12CFB | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908LJ12 Technical Data |
| MC68HC08LJ12CFU | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908LJ12 Technical Data |
| MC68HC08LJ12CPB | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:low-voltage version of the MC68HC908LJ12 |
| MC68HC08LN56 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。