- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69027 > MC68HC08JB1DW (MOTOROLA INC) 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO20 PDF資料下載
參數(shù)資料
| 型號： | MC68HC08JB1DW |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO20 |
| 封裝： | SOIC-20 |
| 文件頁數(shù)： | 82/222頁 |
| 文件大?。?/td> | 1409K |
| 代理商： | MC68HC08JB1DW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當(dāng)前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Input/Output Ports (I/O)
Technical Data
MC68HC08JB1 — Rev. 2.0
172
Input/Output Ports (I/O)
MOTOROLA
DDRD[1:0] — Data Direction Register D Bit-1 and Bit-0
These two read/write bits control PTD0/1 pin data direction. Reset
clears DDRD[1:0], configuring PTD0/1 pin as an input.
Configure this register so that DDRD1 = DDRD0.
1 = PTD0/1 pin configured as output
0 = PTD0/1 pin configured as input
PTD0/1 pin is open-drain when configured as output.
NOTE:
Avoid glitches on PTD0/1 pin by writing to PTD[1:0] before changing
DDRD[1:0] bits from 0 to 1.
Figure 11-10 shows the port D I/O circuit logic.
Figure 11-10. Port D I/O Circuit
When bit DDRD[1:0] is a logic 1, reading address $0003 reads the
PTD0/1 data latch. When bit DDRD[1:0] is a logic 0, reading address
$0003 reads the voltage level on the pin. The data latch can always be
written, regardless of the state of its data direction bit. Table 11-4
summarizes the operation of the port D pins.
Table 11-4. Port D Pin Functions
DDRD
Bit
PTD Bit
I/O Pin Mode
Accesses
to DDRD
Accesses to PTD
Read/Write
Read
Write
0
PTD[1:0]
Input, Hi-Z(1)
NOTES:
1. Hi-Z = high impedance
DDRD[1:0]
Pin
PTD[1:0](2)
2. Writing affects data register, but does not affect input.
1
PTD[1:0]
Output
DDRD[1:0]
PTD0/1
PTD[1:0]
READ DDRD ($0007)
WRITE DDRD ($0007)
RESET
WRITE PTD ($0003)
READ PTD ($0003)
PTD0/1
DDRD1/DDRD0
PTD1/PTD0
IN
T
E
RN
AL
DA
TA
BU
S
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC08KH12AIPB | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP52 |
| MC68HC08KL8FB | 8-BIT, OTPROM, 1.5 MHz, MICROCONTROLLER, PQFP52 |
| MC68HC08KL8B | 8-BIT, OTPROM, 1.5 MHz, MICROCONTROLLER, PDIP42 |
| MC68HC08RC16DW | 8-BIT, MROM, MICROCONTROLLER, PDSO28 |
| MC68HC11A8BVFU2 | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQFP64 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08JB8 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:M68HC08 Microcontrollers |
| MC68HC08JB8A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:This addendum provides additional information |
| MC68HC08JB8AADW | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
| MC68HC08JB8AFB | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:This addendum provides additional information |
| MC68HC08JB8AJDW | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。