List of Figures
Advance Information
MC68HC08AZ60A
—
Rev 0.0
20
List of Figures
MOTOROLA
18-1
18-2
18-3
18-4
18-5
18-6
18-7
TIMB Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .283
TIMB I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .283
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .288
TIMB Status and Control Register (TBSC). . . . . . . . . . . . . . .295
TIMB Counter Registers (TBCNTH and TBCNTL). . . . . . . . .297
TIMB Counter Modulo Registers (TBMODH and TBMODL) .298
TIMB Channel Status and Control Registers (TBSC0
–
TBSC1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303
TIMB Channel Registers (TBCH0H/L
–
TBCH1H/L) . . . . . . . .304
PIT Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
PIT I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .307
PIT Status and Control Register (PSC) . . . . . . . . . . . . . . . . .310
PIT Counter Registers (PCNTH
–
PCNTL). . . . . . . . . . . . . . . .312
PIT Counter Modulo Registers (PMODH
–
PMODL) . . . . . . . .313
Port A data register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . . .317
Data Direction Register A (DDRA). . . . . . . . . . . . . . . . . . . . .318
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .318
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .320
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .321
Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .321
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .323
Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . . .324
Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .325
20-10 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .326
20-11 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .327
20-12 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
20-13 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .329
20-14 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .332
20-15 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
20-16 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . .334
20-17 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . .335
20-18 Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
20-19 Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . . . .337
20-20 Data Direction Register G (DDRG). . . . . . . . . . . . . . . . . . . . .338
20-21 Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338
20-22 Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . . . .340
20-23 Data Direction Register H (DDRH). . . . . . . . . . . . . . . . . . . . .341
18-8
18-9
19-1
19-2
19-3
19-4
19-5
20-1
20-2
20-3
20-4
20-5
20-6
20-7
20-8
20-9