
List of Figures
MC68HC08AZ60A
—
Rev 0.0
Advance Information
MOTOROLA
List of Figures
21
20-24 Port H I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341
21-1
The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
21-2
User Model for Message Buffer Organization. . . . . . . . . . . . .350
21-3
Single 32-Bit Maskable Identifier Acceptance Filter . . . . . . . .353
21-4
Dual 16-Bit Maskable Acceptance Filters. . . . . . . . . . . . . . . .354
21-5
Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . . . .355
21-6
Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . .362
21-7
Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365
21-8
Segments Within the Bit Time . . . . . . . . . . . . . . . . . . . . . . . .367
21-9
MSCAN08 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . .368
21-10 Message Buffer Organization. . . . . . . . . . . . . . . . . . . . . . . . .369
21-11 Receive/Transmit Message Buffer Extended Identifier (IDRn)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .370
21-12 Standard Identifier Mapping . . . . . . . . . . . . . . . . . . . . . . . . . .372
21-13 Transmit Buffer Priority Register (TBPR) . . . . . . . . . . . . . . . .374
21-14 MSCAN08 Control Register Structure . . . . . . . . . . . . . . . . . .375
21-15 Module Control Register 0 (CMCR0) . . . . . . . . . . . . . . . . . . .377
21-16 Module Control Register (CMCR1). . . . . . . . . . . . . . . . . . . . .379
21-17 Bus Timing Register 0 (CBTR0). . . . . . . . . . . . . . . . . . . . . . .380
21-18 Bus Timing Register 1 (CBTR1). . . . . . . . . . . . . . . . . . . . . . .381
21-19 Receiver Flag Register (CRFLG) . . . . . . . . . . . . . . . . . . . . . .383
21-20 Receiver Interrupt Enable Register (CRIER) . . . . . . . . . . . . .385
21-21 Transmitter Flag Register (CTFLG) . . . . . . . . . . . . . . . . . . . .387
21-22 Transmitter Control Register (CTCR). . . . . . . . . . . . . . . . . . .388
21-23 Identifier Acceptance Control Register (CIDAC). . . . . . . . . . .389
21-24 Receiver Error Counter (CRXERR) . . . . . . . . . . . . . . . . . . . .391
21-25 Transmit Error Counter (CTXERR). . . . . . . . . . . . . . . . . . . . .391
21-26 Identifier Acceptance Registers (CIDAR0
–
CIDAR3) . . . . . . .392
21-27 Identifier Mask Registers (CIDMR0
–
CIDMR3). . . . . . . . . . . .393
22-1
Keyboard Module Block Diagram
22-2
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
22-3
Keyboard Status and Control Register (KBSCR) . . . . . . . . . .401
22-4
Keyboard Interrupt Enable Register (KBIER). . . . . . . . . . . . .402
23-1
TIMA Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .405
23-2
TIMA I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .406
23-3
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .412
23-4
TIMA Status and Control Register (TASC). . . . . . . . . . . . . . .420
23-5
TIMA Counter Registers (TACNTH and TACNTL). . . . . . . . .422
. . . . . . . . . . . . . . . . . . . .397