Table of Contents
MC68HC08AS32A — Rev. 1
Data Sheet
MOTOROLA
Table of Contents
9
4.3.1.5
4.3.1.6
4.3.1.7
4.4
4.4.1
4.4.1.1
4.4.1.2
4.4.2
4.4.3
4.4.4
4.4.5
4.5
4.5.1
4.5.2
4.5.3
4.5.4
4.5.5
4.5.5.1
4.5.5.2
4.5.5.3
4.5.5.4
4.5.5.5
4.6
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
4.7
4.7.1
4.7.2
BDLC Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Digital Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Analog Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
J1850 Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
J1850 VPW Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . . . . . . . . . 75
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Rx and Tx Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Rx and Tx Shadow Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Digital Loopback Multiplexer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
State Machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
4X Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Receiving a Message in Block Mode . . . . . . . . . . . . . . . . . . . . . . 82
Transmitting a Message in Block Mode . . . . . . . . . . . . . . . . . . . . 82
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
BDLC CPU Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
BDLC Analog and Roundtrip Delay Register . . . . . . . . . . . . . . . . . . 84
BDLC Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
BDLC Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
BDLC State Vector Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
BDLC Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Section 5. Clock Generator Module (CGM)
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Phase-Locked Loop Circuit (PLL). . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . . . . . . 101
Automatic and Manual PLL Bandwidth Modes . . . . . . . . . . . . . . 101
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Special Programming Exceptions . . . . . . . . . . . . . . . . . . . . . . . . 104
Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
5.1
5.2
5.3
5.3.1
5.3.2
5.3.2.1
5.3.2.2
5.3.2.3
5.3.2.4
5.3.2.5
5.3.3
5.3.4
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.