Technical Data
Technical Data
MC68HC(8)05PV8/A
—
Rev. 1.9
14
Table of Contents
MOTOROLA
N
N
L
S
G
R
U
8.4
Core Timer During WAIT . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
8.5
Core Timer During STOP . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
Section 9. 16-Bit Programmable Timer
9.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
9.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
9.3
9.3.1
9.3.2
9.3.2.1
9.3.2.2
9.3.3
9.3.3.1
9.3.3.2
9.3.4
9.3.5
9.3.6
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
Output Compare Registers . . . . . . . . . . . . . . . . . . . . . . . .127
Output Compare Register 1. . . . . . . . . . . . . . . . . . . . . .127
Output Compare Register 2. . . . . . . . . . . . . . . . . . . . . .128
Input Capture Registers . . . . . . . . . . . . . . . . . . . . . . . . . .129
Input Capture Register 1 . . . . . . . . . . . . . . . . . . . . . . . .129
Input Capture Register 2 . . . . . . . . . . . . . . . . . . . . . . . .130
Timer Control Register 1. . . . . . . . . . . . . . . . . . . . . . . . . .131
Timer Control Register 2. . . . . . . . . . . . . . . . . . . . . . . . . .132
Timer Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
9.4
Timer During WAIT Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . .136
9.5
Timer During STOP Mode . . . . . . . . . . . . . . . . . . . . . . . . . . .136
Section 10. Analog to Digital Converter
10.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
10.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
10.3
A/D Principle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
10.4
A/D Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
10.5
Internal and Master Oscillator. . . . . . . . . . . . . . . . . . . . . . . . .139
10.6
10.6.1
10.6.2
A/D Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
A/D Status and Control Register (ADSCR). . . . . . . . . . . .140
A/D Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142
10.7
A/D During WAIT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142
10.8
A/D During STOP Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143